

ZLG2x7

基于 ARM Cortex M3 核的 32 位微控制器

UM01010300 1.1.00 Date:2020/12/22

类别	内容
关键词	ZLG2x7 产品用户手册
摘要	

修订历史

版本	日期	内容
0.9.00	2018/12/11	创建文档;
0.9.01	2019/01/17	修改 DBG 章节看门狗相关内容;
1.0.00	2019/03/11	修改手册模板;
1.0.01	2019/05/27	修改 RCC_CSR 寄存器说明;
1.0.02	2019/11/06	修改 PWR 描述关于调试寄存器
1.1.00	2020/12/22	修改手册模板

目录

1 文中缩写	1
1.1 寄存器描述表中使用的缩写列表	1
1.2 术语表	1
2 存储器和总线构架	2
2.1 系统构架	2
2.2 存储器组织	3
2.2.1 介绍	3
2.2.2 存储器映像和寄存器编址	3
2.3 内置的 SRAM	5
2.4 闪存存储器概述	5
2.5 启动配置 (Boot configuration)	5
3 嵌入式闪存 (FLASH)	7
3.1 闪存主要特性	7
3.2 闪存功能描述	7
3.2.1 闪存结构	7
3.2.2 FLASH 读操作	8
3.2.3 Flash 写和擦除操作	8
3.3 存储保护	15
3.3.1 读保护	16
3.3.2 主空间写保护	17
3.3.3 选项字节的写保护	17
3.4 Flash 中断	17
3.5 选项字节说明	18
3.6 Flash 寄存器描述	19
3.6.1 闪存访问控制寄存器 (FLASH_ACR)	20
3.6.2 闪存访问控制寄存器 (FLASH_KEYR)	20
3.6.3 闪存 OPTKEY 寄存器 (FLASH_OPTKEYR)	21
3.6.4 闪存状态寄存器 (FLASH_SR)	21
3.6.5 闪存控制寄存器 (FLASH_CR)	22
3.6.6 闪存地址寄存器 (FLASH_AR)	23
3.6.7 选项字节寄存器 (FLASH_OBR)	24
3.6.8 写保护寄存器 (FLASH_WRPR)	25
4 循环冗余校验计算单元 (CRC)	26
4.1 CRC 简介	26
4.2 CRC 主要特征	26
4.3 CRC 功能介绍	26
4.4 CRC 寄存器	27
4.4.1 CRC 数据寄存器 (CRC_DR)	27
4.4.2 CRC 独立数据寄存器 (CRC_IDR)	27
4.4.3 CRC 控制寄存器 (CRC_CTRL)	28

5 电源控制 (PWR)	29
5.1 电源	29
5.1.1 独立的 A/D 转换器供电和参考电压	29
5.1.2 电池备份区域	30
5.1.3 电压调节器	30
5.2 电源管理器	30
5.2.1 上电复位 (POR) 和掉电复位 (PDR)	30
5.2.2 可编程电压监测器 (PVD)	31
5.3 低功耗模式	32
5.3.1 降低系统时钟	33
5.3.2 外部时钟的控制	33
5.3.3 睡眠模式	33
5.3.4 停机模式	34
5.3.5 待机模式	35
5.3.6 低功耗模式下的自动唤醒 (AWU)	36
5.4 电源控制寄存器	37
5.4.1 电源控制寄存器 (PWR_CR)	37
5.4.2 电源控制/状态寄存器 (PWR_CSR)	38
6 备份寄存器 (BKP)	40
6.1 BKP 简介	40
6.2 BKP 特征	40
6.3 BKP 功能描述	40
6.3.1 侵入检测	40
6.3.2 RTC 校准	40
6.4 BKP 寄存器描述	40
6.4.1 备份数据寄存器 n(BKP_DRn)(n = 1...10)	41
6.4.2 RTC 时钟校准寄存器 (BKP_RTCCR)	41
6.4.3 RTC 时钟校准寄存器 (BKP_CR)	42
6.4.4 备份控制/状态寄存器 (BKP_CSR)	43
7 复位和时钟控制 (RCC)	45
7.1 复位	45
7.1.1 系统复位	45
7.1.2 电源复位	45
7.1.3 备份域复位	46
7.2 时钟	46
7.2.1 HSE 时钟	47
7.2.2 HSI 时钟	49
7.2.3 PLL	49
7.2.4 LSE 时钟	49
7.2.5 LSI 时钟	50
7.2.6 系统时钟 (SYSCLK) 选择	50
7.2.7 时钟安全系统 (CSS)	50

7.2.8	RTC 时钟	50
7.2.9	看门狗时钟	51
7.2.10	时钟输出	51
7.3	RCC 寄存器堆与存储器映射描述	51
7.3.1	时钟控制寄存器 (RCC_CR)	51
7.3.2	时钟配置寄存器 (RCC_CFGR)	53
7.3.3	时钟中断寄存器 (RCC_CIR)	56
7.3.4	APB2 外设复位寄存器 (RCC_APB2RSTR)	59
7.3.5	APB1 外设复位寄存器 (RCC_APB1RSTR)	61
7.3.6	AHB 外设时钟使能寄存器 (RCC_AHBENR)	63
7.3.7	APB2 外设时钟使能寄存器 (RCC_APB2ENR)	64
7.3.8	APB1 外设时钟使能寄存器 (RCC_APB1ENR)	65
7.3.9	备份域控制寄存器 (RCC_BDCR)	67
7.3.10	控制状态寄存器 (RCC_CSR)	69
7.3.11	系统配置寄存器 (RCC_SYSCFG)	70
8	通用和复用功能 I/O(GPIO 和 AFIO)	71
8.1	GPIO 功能描述	71
8.1.1	通用 I/O(GPIO)	72
8.1.2	单独的位设置或位清除	72
8.1.3	外部中断/唤醒线	73
8.1.4	复用功能	73
8.1.5	软件重新映射 I/O 复用功能	73
8.1.6	GPIO 锁定机制	73
8.1.7	输入配置	73
8.1.8	输出配置	74
8.1.9	复用功能配置	75
8.1.10	模拟输入配置	76
8.1.11	外设的 GPIO 配置	77
8.2	GPIO 寄存器描述	78
8.2.1	端口配置低寄存器 (GPIOx_CRL)(x = A..D)	79
8.2.2	端口配置高寄存器 (GPIOx_CRH)(x = A..D)	80
8.2.3	端口输入数据寄存器 (GPIOx_IDR)(x = A..D)	81
8.2.4	端口输出数据寄存器 (GPIOx_ODR)(x = A..D)	81
8.2.5	端口设置/清除寄存器 (GPIOx_BSRR)(x = A..D)	82
8.2.6	端口位清除寄存器 (GPIOx_BRR)(x = A..D)	82
8.2.7	端口配置锁定寄存器 (GPIOx_LCKR)(x = A..D)	83
8.3	复用功能 I/O 和调试配置 (AFIO)	84
8.3.1	把 OSC32_IN/OSC32_OUT 作为 GPIO 端口 PC14/PC15	84
8.3.2	把 OSC_IN/OSC_OUT 引脚作为 GPIO PD0/PD1	84
8.3.3	JTAG/SWD 复用功能重映射	84
8.3.4	定时器复用功能重映射	85
8.3.5	UART 复用功能重映射	86
8.3.6	I ² C1 复用功能重映射	86

8.3.7	SPI 复用功能重映射	87
8.4	AFIO 寄存器描述	87
8.4.1	复用重映射和调试 I/O 配置寄存器 (AFIO_MAPR)	87
8.4.2	外部中断配置寄存器 1(AFIO_EXTICR1)	90
8.4.3	外部中断配置寄存器 2(AFIO_EXTICR2)	90
8.4.4	外部中断配置寄存器 3(AFIO_EXTICR3)	91
8.4.5	外部中断配置寄存器 4(AFIO_EXTICR4)	91
9	中断和事件 (EXTI)	93
9.1	嵌套向量中断控制器	93
9.1.1	系统滴嗒 (SysTick) 校准值寄存器	93
9.1.2	中断和异常向量	93
9.2	外部中断/事件控制器 (EXTI)	95
9.2.1	主要特征	95
9.2.2	框图	95
9.2.3	唤醒事件管理	96
9.2.4	功能说明	96
9.2.5	外部中断/事件线路映像	97
9.3	EXTI 寄存器描述	98
9.3.1	中断屏蔽寄存器 (EXTI_IMR)	99
9.3.2	事件屏蔽寄存器 (EXTI_EMR)	99
9.3.3	上升沿触发选择寄存器 (EXTI_RTSTR)	100
9.3.4	下降沿触发选择寄存器 (EXTI_FTSR)	100
9.3.5	软件中断事件寄存器 (EXTI_SWIER)	101
9.3.6	软件中断事件寄存器 (EXTI_PR)	101
10	DMA 控制器 (DMA)	103
10.1	DMA 简介	103
10.2	DMA 主要特征	103
10.3	功能描述	104
10.3.1	DMA 处理	104
10.3.2	仲裁器	104
10.3.3	DMA 通道	105
10.3.4	可编程的数据传输宽度, 对齐方式和数据大小端	106
10.3.5	错误管理	107
10.3.6	中断	107
10.3.7	DMA 请求映像	108
10.4	DMA 寄存器描述	110
10.4.1	DMA 中断状态寄存器 (DMA_ISR)	110
10.4.2	DMA 中断标志清除寄存器 (DMA_IFCR)	111
10.4.3	DMA 通道 x 配置寄存器 (DMA_CCRx) (x = 1...7)	112
10.4.4	DMA 通道 x 传输数量寄存器 (DMA_CNDTRx) (x = 1...7)	113
10.4.5	DMA 通道 x 外设地址寄存器 (DMA_CPARx) (x = 1...7)	114
10.4.6	DMA 通道 x 存储器地址寄存器 (DMA_CMARx) (x = 1...7)	115

11 模拟/数字转换 (ADC)	116
11.1 ADC 介绍	116
11.2 ADC 主要特征	116
11.3 ADC 功能描述	116
11.3.1 ADC 开关控制	117
11.3.2 通道选择	117
11.4 ADC 工作模式	118
11.4.1 单次转换模式	118
11.4.2 单周期扫描模式	118
11.4.3 连续扫描模式	119
11.4.4 DMA 请求	120
11.4.5 采样频率设置	120
11.5 数据对齐	120
11.5.1 可编程采样时间	121
11.5.2 可编程分辨率	121
11.6 外部触发转换	121
11.7 温度传感器	121
11.8 内部基准参考电压	122
11.9 窗口比较器模式下 AD 转换结果监控	122
11.10 ADC 寄存器描述	122
11.10.1 A/D 数据寄存器 (ADC_ADDDATA)	122
11.10.2 A/D 配置寄存器 (ADC_ADCFG)	123
11.10.3 A/D 控制寄存器 (ADC_ADCR)	124
11.10.4 A/D 通道选择寄存器 (ADC_ADCHS)	126
11.10.5 A/D 窗口比较寄存器 (ADC_ADCMPR)	127
11.10.6 A/D 状态寄存器 (ADC_ADSTA)	128
11.10.7 A/D 数据寄存器 (ADC_ADDR0 ~ 8)	129
12 数字/模拟转换 (DAC)	130
12.1 DAC 简介	130
12.2 DAC 主要特征	130
12.3 DAC 功能描述	131
12.3.1 始能 DAC 通道	131
12.3.2 DAC 数据格式	132
12.3.3 DAC 转换	133
12.3.4 DAC 输出电压	134
12.3.5 选择 DAC 触发	134
12.3.6 DMA 请求	134
12.3.7 噪声生成	134
12.3.8 三角波生成	135
12.4 双 DAC 通道转换	136
12.4.1 无波形生成的独立触发	136
12.4.2 带相同 LFSR 生成的独立触发	137
12.4.3 带不同 LFSR 生成的独立触发	137

12.4.4	带相同三角波生成的独立触发	137
12.4.5	带不同三角波生成的独立触发	137
12.4.6	同时软件启动	138
12.4.7	不带波形生成的同时触发	138
12.4.8	带相同 LFSR 生成的同时触发	138
12.4.9	带不同 LFSR 生成的同时触发	138
12.4.10	带相同三角波生成的同时触发	139
12.4.11	带不同三角波生成的同时触发	139
12.5	DAC 寄存器	139
12.5.1	DAC 控制寄存器 (DAC_CR)	140
12.5.2	DAC 软件触发寄存器 (DAC_SWTRIGR)	143
12.5.3	DAC 通道 1 的 12 位右对齐数据保持寄存器 (DAC_DHR12R1)	144
12.5.4	DAC 通道 1 的 12 位左对齐数据保持寄存器 (DAC_DHR12L1)	145
12.5.5	DAC 通道 1 的 8 位右对齐数据保持寄存器 (DAC_DHR8R1)	145
12.5.6	DAC 通道 2 的 12 位右对齐数据保持寄存器 (DAC_DHR12R2)	146
12.5.7	DAC 通道 2 的 12 位左对齐数据保持寄存器 (DAC_DHR12L2)	146
12.5.8	DAC 通道 2 的 8 位右对齐数据保持寄存器 (DAC_DHR8R2)	147
12.5.9	双 DAC 的 12 位右对齐数据保持寄存器 (DAC_DHR12RD)	147
12.5.10	双 DAC 的 12 位左对齐数据保持寄存器 (DAC_DHR12LD)	148
12.5.11	双 DAC 的 8 位右对齐数据保持寄存器 (DAC_DHR8RD)	148
12.5.12	DAC 通道 1 数据输出寄存器 (DAC_DOR1)	149
12.5.13	DAC 通道 2 数据输出寄存器 (DAC_DOR2)	149
13	高级控制定时器 (TIM1)	151
13.1	TIM1 简介	151
13.2	主要特征	151
13.3	功能描述	152
13.3.1	时基单元	152
13.3.2	计数模式	154
13.3.3	重复计数器	163
13.3.4	时钟选择	164
13.3.5	捕捉/比较通道	167
13.3.6	输入捕捉模式	169
13.3.7	PWM 输入模式	170
13.3.8	强制输出模式	171
13.3.9	输出比较模式	171
13.3.10	PWM 模式	172
13.3.11	互补输出和死区插入	174
13.3.12	使用刹车功能	176
13.3.13	在外部事件时清除 OCxREF 信号	178
13.3.14	产生六步 PWM 输出	179
13.3.15	单脉冲模式	180
13.3.16	编码器接口模式	182
13.3.17	定时器输入异或功能	183

13.3.18 与霍尔传感器的接口	184
13.3.19 TIMx 定时器和外部触发的同步	185
13.3.20 定时器同步	188
13.3.21 调试模式	188
13.4 寄存器描述	188
13.4.1 控制寄存器 1(TIMx_CR1)	189
13.4.2 控制寄存器 2(TIMx_CR2)	191
13.4.3 从模式控制寄存器 (TIMx_SMCR)	193
13.4.4 DMA/中断使能寄存器 (TIMx_DIER)	196
13.4.5 状态寄存器 (TIMx_SR)	197
13.4.6 事件产生寄存器 (TIMx_EGR)	199
13.4.7 捕捉/比较模式寄存器 1(TIMx_CCMR1)	201
13.4.8 捕捉/比较模式寄存器 2(TIMx_CCMR2)	205
13.4.9 捕捉/比较使能寄存器 (TIMx_CCER)	207
13.4.10 计数器 (TIMx_CNT)	210
13.4.11 预分频器 (TIMx_PSC)	210
13.4.12 自动装载寄存器 (TIMx_ARR)	211
13.4.13 重复计数寄存器 (TIMx_RCR)	211
13.4.14 捕获/比较寄存器 1(TIMx_CCR1)	212
13.4.15 捕获/比较寄存器 2(TIMx_CCR2)	212
13.4.16 捕获/比较寄存器 3(TIMx_CCR3)	213
13.4.17 捕获/比较寄存器 4(TIMx_CCR4)	214
13.4.18 刹车和死区寄存器 (TIMx_BDTR)	214
13.4.19 DMA 控制寄存器 (TIMx_DCR)	217
13.4.20 连续模式的 DMA 地址 (TIMx_DMAR)	218
14 16 位通用定时器 (TIMx16)	220
14.1 TIMx 简介	220
14.2 TIMx 主要功能	220
14.3 TIMx 功能描述	221
14.3.1 时基单元	221
14.3.2 计数模式	223
14.3.3 时钟选择	231
14.3.4 捕获/比较通道	235
14.3.5 输入捕获模式	237
14.3.6 PWM 输入模式	238
14.3.7 强制输出模式	239
14.3.8 输出比较模式	239
14.3.9 PWM 模式	240
14.3.10 单脉冲模式	242
14.3.11 在外部事件时清除 OCxREF 信号	244
14.3.12 编码器接口模式	244
14.3.13 定时器输入异或功能	247
14.3.14 定时器和外部触发的同步	247

14.3.15 定时器同步	250
14.3.16 调试模式	254
14.4 TIMx 寄存器描述	254
14.4.1 控制寄存器 1(TIMx_CR1)	255
14.4.2 控制寄存器 2(TIMx_CR2)	257
14.4.3 从模式控制寄存器 (TIMx_SMCR)	258
14.4.4 DMA/中断使能寄存器 (TIMx_DIER)	261
14.4.5 状态寄存器 (TIMx_SR)	263
14.4.6 事件产生寄存器 (TIMx_EGR)	265
14.4.7 捕获/比较模式寄存器 1(TIMx_CCMR1)	266
14.4.8 捕获/比较模式寄存器 2(TIMx_CCMR2)	270
14.4.9 捕获/比较使能寄存器 (TIMx_CCER)	272
14.4.10 计数器 (TIMx_CNT)	274
14.4.11 预分频器 (TIMx_PSC)	274
14.4.12 自动装载寄存器 (TIMx_ARR)	274
14.4.13 捕获/比较寄存器 1(TIMx_CCR1)	275
14.4.14 捕获/比较寄存器 2(TIMx_CCR2)	275
14.4.15 捕获/比较寄存器 3(TIMx_CCR3)	276
14.4.16 捕获/比较寄存器 4(TIMx_CCR4)	276
14.4.17 DMA 控制寄存器 (TIMx_DCR)	277
14.4.18 连续模式的 DMA 地址 (TIMx_DMAR)	278
15 实时时钟 (RTC)	280
15.1 RTC 简介	280
15.2 主要特征	280
15.3 功能描述	280
15.3.1 概述	280
15.3.2 复位过程	281
15.3.3 读 RTC 寄存器	281
15.3.4 配置 RTC 寄存器	282
15.3.5 RTC 标志的设置	282
15.4 RTC 寄存器	283
15.4.1 RTC 控制寄存器 (RTC_CRH)	283
15.4.2 RTC 控制寄存器低位 (RTC_CRL)	284
15.4.3 RTC 预分频装载寄存器 (RTC_PRLH/RTC_PRLL)	285
15.4.4 预分频器分频因子寄存器 (RTC_DIVH/RTC_DIVL)	286
15.4.5 RTC 计数器寄存器 (RTC_CNTH/RTC_CNTL)	287
15.4.6 闹钟寄存器 (RTC_ALRH/RTC_ALRL)	288
16 独立看门狗 (IWDG)	290
16.1 (IWDG 简介)	290
16.2 IWDG 主要性能	290
16.3 IWDG 功能描述	290
16.3.1 硬件看门狗	291

16.3.2 寄存器访问保护	291
16.3.3 调试模式	291
16.4 IWDG 寄存器描述	291
16.4.1 键寄存器 (IWDG_KR)	291
16.4.2 预分频寄存器 IWDG_PR	292
16.4.3 重装载寄存器 (IWDG_RLR)	293
16.4.4 状态寄存器 (IWDG_SR)	293
17 窗口看门狗 (WWDG)	295
17.1 WWDG 简介	295
17.2 WWDG 主要特征	295
17.3 WWDG 功能描述	295
17.4 如何编写看门狗超时程序	296
17.5 调试模式	297
17.6 WWDG 寄存器描述	297
17.6.1 控制寄存器 (WWDG_CR)	298
17.6.2 配置寄存器 (WWDG_CFR)	298
17.6.3 状态寄存器 (WWDG_SR)	299
18 USB 全速设备接口 (USB)	300
18.1 USB 介绍	300
18.2 USB 主要特征	300
18.3 USB 功能描述	301
18.3.1 USB 功能模块描述	302
18.4 编程中需要考虑的问题	302
18.4.1 USB 传输概述	302
18.4.2 USB 枚举	305
18.4.3 USB 传输处理	306
18.4.4 IN 令牌包	307
18.4.5 OUT 令牌包	308
18.5 USB 寄存器描述	308
18.5.1 USB TOP 寄存器 (USB_TOP)	309
18.5.2 USB 中断状态寄存器 (USB_INT_STATE)	310
18.5.3 USB 端点中断状态寄存器 (EP_INT_STATE)	310
18.5.4 USB 端点 0 中断状态寄存器 (EP0_INT_STATE)	311
18.5.5 USB 中断使能寄存器 (USB_INT_EN)	312
18.5.6 USB 端点中断使能寄存器 (EP_INT_EN)	313
18.5.7 USB 端点 0 中断使能寄存器 (EP0_INT_EN)	313
18.5.8 USB 端点 X 中断状态寄存器 (EPX_INT_STATE) (X = 1 ~ 4)	314
18.5.9 USB 端点 X 中断使能寄存器 (EPX_INT_EN) (X = 1 ~ 4)	315
18.5.10 USB 地址寄存器 (USB_ADDR)	316
18.5.11 USB 端点使能寄存器 (EP_EN)	316
18.5.12 USB 数据翻转控制寄存器 (TOG_CTRL1_4)	316
18.5.13 USB 设置包数据寄存器 (SETUPX) (0 ~ 7)	317

18.5.14USB 传输包大小寄存器 (PACKET_SIZE _n)(0 ~ 1)	318
18.5.15USB 端点 X 有效数据寄存器 (EPX_AVAIL)	318
18.5.16USB 端点 X 控制寄存器 (EPX_CTRL)	318
18.5.17USB 端点 X FIFO 寄存器 (EPX_FIFO)	319
18.5.18USB 端点 DMA 使能寄存器 (EP_DMA)	319
18.5.19USB 端点暂停寄存器 (EP_HALT)	320
18.5.20USB 功耗控制寄存器 (USB_POWER)	320
19 串行外设接口 (SPI)	322
19.1 SPI 简述	322
19.2 主要特征	322
19.3 SPI 功能描述	322
19.3.1 概述	322
19.3.2 SPI 从模式	326
19.3.3 SPI 主模式	326
19.3.4 状态标志	327
19.3.5 波特率设置	328
19.3.6 利用 DMA 的 SPI 通信	328
19.4 寄存器堆和存储器映射描述	328
19.4.1 发送数据寄存器 (SPI_TXREG)	329
19.4.2 接收数据寄存器 (SPI_RXREG)	329
19.4.3 当前状态寄存器 (SPI_CSTAT)	329
19.4.4 中断状态寄存器 (SPI_INTSTAT)	330
19.4.5 中断使能寄存器 (SPI_INTEN)	332
19.4.6 中断清除寄存器 (SPI_INTCLR)	333
19.4.7 全局控制寄存器 (SPI_GCTL)	334
19.4.8 通用控制寄存器 (SPI_CCTL)	336
19.4.9 波特率发生器 (SPI_SPBRG)	337
19.4.10接收数据个数寄存器 (SPI_RXDNR)	337
19.4.11从机片选寄存器 (SPI_NSSR)	338
19.4.12数据控制寄存器 (SPI_EXTCTL)	338
20 I²C 接口 (I²C)	340
20.1 I ² C 简介	340
20.2 I ² C 主要特征	340
20.3 I ² C 协议	340
20.3.1 起始和停止条件	340
20.3.2 从机寻址协议	341
20.3.3 发送和接收协议	342
20.3.4 发送缓冲管理以及起始、停止和重复起始条件产生	344
20.3.5 多个主机仲裁	345
20.3.6 时钟同步	346
20.4 I ² C 工作模式	346
20.4.1 从模式	347

20.4.2 主模式	348
20.4.3 I ² C 中止传输	350
20.5 利用 DMA 通信	350
20.6 I ² C 中断	350
20.7 I ² C 寄存器描述	351
20.7.1 I ² C 控制寄存器 (IC_CON)	352
20.7.2 I ² C 目标地址寄存器 (IC_TAR)	354
20.7.3 I ² C 从机地址寄存器 (IC_SAR)	355
20.7.4 I ² C 数据命令寄存器 (IC_DATA_CMD)	355
20.7.5 标准模式 I ² C 时钟高电平计数寄存器 (IC_SS_SCL_HCNT)	356
20.7.6 标准模式 I ² C 时钟低电平计数寄存器 (IC_SS_SCL_LCNT)	357
20.7.7 快速模式 I ² C 时钟高电平计数寄存器 (IC_FS_SCL_HCNT)	357
20.7.8 快速模式 I ² C 时钟低电平计数寄存器 (IC_FS_SCL_LCNT)	357
20.7.9 I ² C 中断状态寄存器 (IC_INTR_STAT)	358
20.7.10 I ² C 中断屏蔽寄存器 (IC_INTR_MASK)	358
20.7.11 I ² C RAW 中断寄存器 (IC_RAW_INTR_STAT)	359
20.7.12 I ² C 接收阈值 (IC_RX_TL)	361
20.7.13 I ² C 发送阈值 (IC_TX_TL)	361
20.7.14 I ² C 组合和独立中断清除寄存器 (IC_CLR_INTR)	361
20.7.15 I ² C 清除 RX_UNDER 中断寄存器 (IC_CLR_RX_UNDER)	362
20.7.16 I ² C 清除 RX_OVER 中断寄存器 (IC_CLR_RX_OVER)	362
20.7.17 I ² C 清除 TX_OVER 中断寄存器 (IC_CLR_TX_OVER)	363
20.7.18 I ² C 清除 RD_REQ 中断寄存器 (IC_CLR_RD_REQ)	363
20.7.19 I ² C 清除 TX_ABRT 中断寄存器 (IC_CLR_TX_ABRT)	364
20.7.20 I ² C 清除 RX_DONE 中断寄存器 (IC_CLR_RX_DONE)	364
20.7.21 I ² C 清除 ACTIVITY 中断寄存器 (IC_CLR_ACTIVITY)	365
20.7.22 I ² C 清除 STOP_DET 中断寄存器 (IC_CLR_STOP_DET)	365
20.7.23 I ² C 清除 START_DET 中断寄存器 (IC_CLR_START_DET)	366
20.7.24 I ² C 清除 GEN_CALL 中断寄存器 (IC_CLR_GEN_CALL)	366
20.7.25 I ² C 使能寄存器 (IC_ENABLE)	367
20.7.26 I ² C 状态寄存器 (IC_STATUS)	368
20.7.27 I ² C 发送缓冲水平寄存器 (IC_TXFLR)	369
20.7.28 I ² C 接收缓冲水平寄存器 (IC_RXFLR)	369
20.7.29 I ² C SDA 保持时间寄存器 (IC_SDA_HOLD)	369
20.7.30 I ² C DMA 控制寄存器 (IC_DMA_CR)	370
20.7.31 I ² C SDA 建立时间寄存器 (IC_SDA_SETUP)	370
20.7.32 I ² C 广播呼叫 ACK 寄存器 (IC_ACK_GENERAL_CALL)	371
21 通用异步收发器 (UART)	372
21.1 UART 简介	372
21.2 UART 主要特征	372
21.3 UART 功能概述	372
21.3.1 UART 特性描述	373
21.3.2 发送器	374

21.3.3 接收器	375
21.3.4 分数波特率发生器	376
21.3.5 波特率发生器 (BRG)	377
21.3.6 采样	378
21.3.7 校验控制	378
21.3.8 硬件流控制	379
21.3.9 利用 DMA 通信	380
21.4 UART 中断请求	380
21.5 UART 寄存器描述	381
21.5.1 UART 发送数据寄存器 (UART_TDR)	381
21.5.2 UART 接收数据寄存器 (UART_RDR)	381
21.5.3 UART 当前状态寄存器 (UART_CSR)	382
21.5.4 UART 中断状态寄存器 (UART_ISR)	383
21.5.5 UART 中断使能寄存器 (UART_IER)	384
21.5.6 UART 中断清除寄存器 (UART_ICR)	385
21.5.7 UART 全局控制寄存器 (UART_GCR)	386
21.5.8 UART 通用控制寄存器 (UART_CCR)	387
21.5.9 UART 波特率寄存器 (UART_BRR)	388
21.5.10 UART 分数波特率寄存器 (UART_FRA)	388
22 器件电子签名 (Device)	389
22.1 存储器容量	389
22.1.1 闪存容量寄存器	389
22.2 产品唯一身份标识	389
22.2.1 产品唯一身份标识寄存器 (96 位)	389
22.2.2 唯一标识码 (UID1)	390
22.2.3 唯一标识码 (UID2)	390
22.2.4 唯一标识码 (UID3)	390
22.2.5 唯一标识码 (UID4)	391
23 调试支持 (DBG)	392
23.1 概述	392
23.2 SWJ 调试端口 (serial wire and JTAG)	393
23.2.1 JTAG-DP 和 SW-DP 切换的机制	393
23.3 引脚分布和调试端口脚	394
23.3.1 SWJ 调试端口脚	394
23.3.2 灵活的 SWJ-DP 脚分配	394
23.3.3 JTAG 脚上的内部上拉和下拉	395
23.3.4 利用串行接口并释放不用的调试脚作为普通 I/O 口	396
23.4 JTAG TAP 连接	396
23.5 ID 代码和锁定机制	397
23.5.1 微控制器设备 ID 编码	397
23.5.2 边界扫描 TAP JTAG ID 编码	398
23.5.3 CPU JTAG TAP	398

23.5.4	Cortex JEDEC-106 ID 代码	398
23.6	JTAG 调试端口	398
23.7	SW 调试端口	400
23.7.1	SW 协议介绍	400
23.7.2	SW 协议序列	400
23.7.3	SW-DP 状态机 (Reset, idle states, ID code)	401
23.7.4	DP 和 AP 读/写访问	401
23.7.5	SW-DP 寄存器	402
23.7.6	SW-AP 寄存器	402
23.8	MCU 调试模块 (MCUDBG)	402
23.8.1	低功耗模式的调试支持	403
23.8.2	支持定时器、看门狗的调试	403
23.8.3	调试 MCU 配置寄存器	403
23.8.4	DBG 控制寄存器 (DBG_CR)	403
24	型号命名	405
25	表格	406
26	图片	408
27	免责声明	413

1 文中缩写

1.1 寄存器描述表中使用的缩写列表

在对寄存器的描述中使用了下表中缩写：

表 3. 寄存器表中缩写

缩写	含义
read/write(rw)	软件能读写此位。
read-only(r)	软件只能读此位。
write-only(w)	软件只能写此位，读此位将返回复位值。
read/clear(rc_w1)	软件可以读此位，也可以通过写 1 清除此位，写 0 对此位无影响。
read/clear(rc_w0)	软件可以读此位，也可以通过写 0 清除此位，写 1 对此位无影响。
read/clear by read(rc_r)	软件可以读此位；读此位将自动地清除它为 0，写 0 对此位无影响。
read/set(rs)	软件可以读也可以设置此位，写 0 对此位无影响。
read-only write trigger(rt_w)	软可以读此位；写 0 或 1 触发一个事件但对此位数值没有影响。
toggle(t)	软件只能通过写 1 来翻转此位，写 0 对此位无影响。
Reserved(Res.)	保留位，必须保持默认值不变。

1.2 术语表

本节给出本文档涉及到的部分缩写词的一个简洁定义：

- SWD：为 Serial Wire Debug 的首字母缩写。其是 CPU 内核集成的一个调试口，是基于 SWD 协议的 2 线调试接口。
- Word：字，32 位长的数据或指令长度。
- Half word：半字，16 位长的数据或指令长度。
- Byte：字节，8 位数据长度。
- IAP：In-Application Programming 的首字母缩写。直译为在应用编程，即用户程序可以更新自身的程序，从而达到应用升级。
- ICP：In-Circuit Programming 的首字母缩写。直译为在电路编程，即用户可通过应用板上的 JTAG 口或 SWD 口对 MCU 的 Flash 进行编程。
- Option bytes：选项字节，保存在 Flash 中的 MCU 配置字节。
- OBL：Option Byte Loader 的首字母缩写，选项字节装载器。
- AHB：Advanced High-performance Bus 的首字母缩写，直译为先进高性能总线。

2 存储器和总线构架

2.1 系统构架

主系统由以下部分构成：

- 四个驱动单元：
 - CPU 内核 ICode 总线（I-bus），DCode 总线（D-bus）和系统总线（S-bus）
 - 通用 DMA
- 三个被动单元：
 - 内部 SRAM
 - 内部闪存存储器
 - AHB 到 APB 的桥 (APBx)，它连接所有的 AHB 设备

这些都是通过一个多级的 AHB 总线构架相互连接的，如图 1 所示：




图 1. 系统架构

ICode 总线

该总线将 CPU 内核的指令总线与闪存指令接口相连接。指令预取在此总线上完成。

DCode 总线

该总线将 CPU 内核 DCode 总线与闪存存储器的数据接口相连接 (常量加载和调试访问)。

系统总线

此总线连接 CPU 内核的系统总线 (外设总线) 到总线矩阵，总线矩阵协调着内核和 DMA 间的访问。

DMA 总线

此总线将 DMA 的 AHB 主控接口与总线矩阵相联，总线矩阵协调 CPU 和 DMA 到 SRAM、闪存和外设的访问控制。

总线矩阵 (BusMatrix)

总线矩阵管理着内核系统总线与 DMA 总线的访问仲裁，总线矩阵由主模块总线及从模块总线组成。

AHB 外设通过总线矩阵与系统总线相连，允许 DMA 访问。

AHB 到 APB 桥 (AHB2APB bridges - APB)

AHB 到 APB 桥在 AHB 与 APB 总线间提供同步连接。在每次复位之后，所有的外设时钟都关闭 (除了 SRAM 及 Flash 外)。在用了一个外设前，你必须打开相应的 RCC_AHBENR、RCC_APB2ENR 或 RCC_APB1ENR 寄存器中时钟使能位。

注：当对 APB 寄存器进行 8 位或者 16 位访问时，该访问会被自动转换成 32 位的访问：桥会自动将 16 位或者 8 位的数据扩展以配合 32 位的宽度。

2.2 存储器组织

2.2.1 介绍

程序存储器，数据存储器，寄存器及 I/O 口统一编址，其线性地址空间达到 4G。

数据字节以小端格式存放在存储器中，一个字里的最低地址字节被认为是该字的最低有效字节，而最高地址字节是最高有效字节。

寻址空间分成 8 块，每块 512MB。其他所有没有分配给片上存储器和外设的存储器空间都是保留的地址空间。详细请参考存储器映像和寄存器编址章节和外设章节。

2.2.2 存储器映像和寄存器编址

存储器映像请参考各外设对应章节中的存储器映像图。

下表给出了所有内置外设的起始地址。

表 4. 存储器映像

总线	编址范围	大小	外设	备注
AHB	0x4002 3400 - 0x4002 43FF	4KB	Reserved	
	0x4002 3000 - 0x4002 33FF	1KB	CRC	
	0x4002 2400 - 0x4002 2FFF	3KB	Reserved	
	0x4002 2000 - 0x4002 23FF	1KB	Flash 接口	
	0x4002 1400 - 0x4002 1FFF	3KB	Reserved	
	0x4002 1000 - 0x4002 13FF	1KB	复位和时钟控制 (RCC)	
	0x4002 0400 - 0x4002 0FFF	3KB	Reserved	
	0x4002 0000 - 0x4002 03FF	1KB	DMA	
	0x4001 8000 - 0x4001 FFFF	32KB	Reserved	

总线	编址范围	大小	外设	备注
APB2	0x4001 3C00 - 0x4001 7FFF	17KB	Reserved	
	0x4001 3800 - 0x4001 3BFF	1KB	UART1	
	0x4001 3400 - 0x4001 37FF	1KB	Reserved	
	0x4001 3000 - 0x4001 33FF	1KB	SPI1	
	0x4001 2C00 - 0x4001 2FFF	1KB	TIM1	
	0x4001 2800 - 0x4001 2BFF	1KB	ADC2	
	0x4001 2400 - 0x4001 27FF	1KB	ADC1	
	0x4001 1800 - 0x4001 23FF	3KB	Reserved	
	0x4001 1400 - 0x4001 17FF	1KB	GPIOB	
	0x4001 1000 - 0x4001 13FF	1KB	GPIOC	
	0x4001 0C00 - 0x4001 0FFF	1KB	GPIOB	
	0x4001 0800 - 0x4001 0BFF	1KB	GPIOA	
	0x4001 0400 - 0x4001 07FF	1KB	EXTI	
	0x4001 0000 - 0x4001 03FF	1KB	AFIO	
APB1	0x4000 7800 - 0x4000 FFFF	34KB	Reserved	
	0x4000 7400 - 0x4000 77FF	34KB	DAC	
	0x4000 7000 - 0x4000 73FF	1KB	电源控制 (PWR)	
	0x4000 6C00 - 0x4000 6FFF	1KB	后备寄存器 (BKP)	
	0x4000 6000 - 0x4000 6BFF	3KB	Reserved	
	0x4000 5C00 - 0x4000 5FFF	1KB	USB	
	0x4000 5800 - 0x4000 5BFF	1KB	I ² C2	
	0x4000 5400 - 0x4000 57FF	1KB	I ² C1	
	0x4000 4C00 - 0x4000 53FF	2KB	Reserved	
	0x4000 4800 - 0x4000 4BFF	1KB	UART3	
	0x4000 4400 - 0x4000 47FF	1KB	UART2	
	0x4000 3C00 - 0x4000 43FF	2KB	Reserved	
	0x4000 3800 - 0x4000 3BFF	1KB	SPI2	
	0x4000 3400 - 0x4000 37FF	1KB	Reserved	
	0x4000 3000 - 0x4000 33FF	1KB	IWWDG	
	0x4000 2C00 - 0x4000 2FFF	1KB	WWDG	
	0x4000 2800 - 0x4000 2BFF	1KB	RTC	
	0x4000 0C00 - 0x4000 27FF	7KB	Reserved	
	0x4000 0800 - 0x4000 0BFF	1KB	TIM4	
	0x4000 0400 - 0x4000 07FF	1KB	TIM3	
	0x4000 0000 - 0x4000 03FF	1KB	TIM2	
SRAM	0x2000 5000 - 0x3FFF FFFF	~512MB	Reserved	
	0x2000 0000 - 0x2000 4FFF	20KB	SRAM	
Flash	0x1FFF F810 - 0x1FFF FFFF	~2KB	Reserved	
	0x1FFF F800 - 0x1FFF F80F	16B	Option bytes	
	0x1FFF F400 - 0x1FFF F7FF	1KB	Sysmem memory	
	0x1FFE 1C00 - 0x1FFF F3FF	~256KB	Reserved	
	0x1FFE 1000 - 0x1FFE 1BFF	3KB	Security space	

总线	编址范围	大小	外设	备注
Flash	0x1FFE 0200 - 0x1FFE 0FFF	3KB	Reserved	
	0x1FFE 0000 - 0x1FFE 01FF	0.5KB	Protect byte	
	0x0802 0000 - 0x1FFD FFFF	~383MB	Reserved	
	0x0800 0000 - 0x0801 FFFF	128KB	Main Flash memory	
	0x000 20000 - 0x07FF FFFF	~128MB	Reserved	
	0x0000 0000 - 0x0001 FFFF	128KB	主闪存存储器，系统存储器 或是 SRAM 有赖于 BOOT 的配置	

2.3 内置的 SRAM

内置最大可到 20K 字节的静态 SRAM。

它可以以字节 (8 位)、半字 (16 位) 或字 (32 位) 进行访问。SRAM 起始地址为 0x2000 0000。

- 数据总线上最大可到 20K 字节的 SRAM。可以被 CPU 或者 DMA 用最快的系统时钟且不插入任何等待进行访问。

2.4 闪存存储器概述

闪存存储器有两个不同存储区域：

- 主闪存存储块，它包括应用程序和用户数据区 (若需要时)
- 信息块，其包含四个部分：
 - 选项字节 (Option bytes) — 内含硬件及存储保护用户配置选项。
 - 系统存储器 (System memory) — 其包含 boot loader 代码。参见内置闪存存储器章节。
 - 保护字节 (Protect bytes) — 存储保密空间密钥。
 - 保密空间 (Security space) — 保存用户关键代码。

闪存接口基于 AHB 协议执行指令和数据存取。其预取缓冲的功能可加速 CPU 执行代码的速度。

2.5 启动配置 (Boot configuration)

可通过 BOOT0 及 BOOT1 脚的配置选择三种不同的启动模式，如下表所示。

表 5. 启动模式

启动模式选择		启动模式	说明
nBOOT1 bit	BOOT0 pin		
x	0	主闪存存储器	主闪存存储器选为启动区域
0	1	系统存储器	系统存储器选为启动区域
1	1	内置 SRAM	内置 SRAM 选为启动区域

器件复位后，在 SYSCLK 的第 4 个上升沿锁存 BOOT0 和 BOOT1 的引脚值，用户可通过设置 BOOT1 和 BOOT0 来选择启动模式。

从待机模式唤醒时，CPU 会重新采样 BOOT0 及 BOOT1 的引脚值，因此在有待机应用的场合需要保持启动模式的设置。

在启动延迟之后，CPU 从地址 0x00000000 获取堆栈顶的地址，并从启动存储器的 0x0000 0004 指示的地址开始执行代码。

根据选定的启动模式，主闪存存储器，系统存储器或 SRAM 按照以下的说明访问：

- 从主闪存存储器启动：主闪存存储器被映射到启动存储空间 (0x0000 0000)，但仍然能从原有的地址空间 (0x800 0000) 访问。即闪存存储器的内容可从两个地址开始访问，0x0000 0000 或 0x800 0000。
- 从系统存储器启动：系统存储器被映射到启动空间 (0x0000 0000)，但仍然能够在它原有的地址空间 (0x1FFF F400) 访问。
- 从内置的 SRAM 启动：SRAM 映射到启动空间 (0x0000 0000)，但其仍然能够在它原有的地址空间 (0x2000 0000) 访问。

内嵌的自举程序

内嵌的自举程序存放在系统存储器，由厂家在生产时写入。该程序可以通过 UART1(PA9,PA10) 对闪存进行重新编程。

3 嵌入式闪存 (FLASH)

3.1 闪存主要特性

- 高达 128K 字节闪存存储器

闪存接口的特性为:

- 带预取缓冲器的数据接口 (每字为 2×64 位)
- 选择字节加载器
- 闪存编程/擦除操作
- 访问/写保护
- 低功耗模式

3.2 闪存功能描述

3.2.1 闪存结构

闪存空间由 64 位宽的存储单元组成, 既可以存代码又可以存数据。主闪存块按 128 页 (每页 1K 字节) 或 32 扇区 (每扇区 4K 字节) 分块, 以扇区为单位设置写保护 (参见存储保护相关内容)。

表 6. Flash 模块结构

模块	名称	地址	大小 (字节)
主存储块	页 0	0x0800 0000 - 0x0800 03FF	1K
	页 1	0x0800 0400 - 0x0800 07FF	1K
	页 2	0x0800 0800 - 0x0800 0BFF	1K
	页 3	0x0800 0C00 - 0x0800 0FFF	1K
	...	...	...
	...	...	...
	页 28	0x0800 7000 - 0x0800 73FF	1K
	页 29	0x0800 7400 - 0x0800 77FF	1K
	页 30	0x0800 7800 - 0x0800 7BFF	1K
	页 31	0x0800 7C00 - 0x0800 7FFF	1K
	...	...	...
	...	...	...
	页 123	0x0801 EC00 - 0x0801 EFFF	1K
	页 124	0x0801 F000 - 0x0801 F3FF	1K
	页 125	0x0801 F400 - 0x0801 F7FF	1K
	页 126	0x0801 F800 - 0x0801 FBFF	1K
	页 127	0x0801 FC00 - 0x0801 FFFF	1K
信息块	保护字节	0x1FFE 0000 - 0x1FFE 01FF	0.5K
	保密空间	0x1FFE 1000 - 0x1FFE 1BFF	3K
	系统存储器	0x1FFF F400 - 0x1FFF F7FF	1K
	选项字节	0x1FFF F800 - 0x1FFF F80F	16

模块	名称	地址	大小 (字节)
闪存存储器接口寄存器	FLASH_ACR	0x4002 2000 - 0x4002 2003	4
	FLASH_KEYR	0x4002 2004 - 0x4002 2007	4
闪存存储器接口寄存器	FLASH_OPTKEYR	0x4002 2008 - 0x4002 200B	4
	FLASH_SR	0x4002 200C - 0x4002 200F	4
	FLASH_CR	0x4002 2010 - 0x4002 2013	4
	FLASH_AR	0x4002 2014 - 0x4002 2017	4
	保留	0x4002 2018 - 0x4002 201B	4
	FLASH_OBR	0x4002 201C - 0x4002 201F	4
	FLASH_WRPR	0x4002 2020 - 0x4002 2023	4

3.2.2 FLASH 读操作

嵌入式 Flash 模块可以像普通存储空间一样直接寻址访问。任何对 Flash 模块内容的读操作都须经过专门的判断过程。

取指令和取数据都是通过 AHB 总线读取访问，能够按照 Flash 访问控制寄存器 (FLASH_ACR) 中得选项所指定的方式执行：

- 取指：预取值缓冲区使能后可提高 CPU 运行速度
- 潜伏期：等待位的个数，保证正确的读取。

取指

CPU 通过 AHB 总线取指。预取指模块的功效在于提高取指效率。

预取缓冲区

预取缓冲区 (2 个 64 位)：在每一次复位以后被自动打开，由于每个缓冲区的大小 (64 位) 与闪存的带宽相同，因此只通过需一次读闪存的操作即可更新整个缓冲区的内容。由于预取缓冲区的存在，CPU 可以工作在更高的主频。CPU 每次取指最多为 32 位的字，取一条指令时，下一条指令已经在缓冲区中等待。

预取控制器

预取控制器会根据预取缓冲区的可用空间来把握访问 Flash 的时机。当预取缓冲区中存在至少一块可用空间时，预取控制器会发起一次读取请求。复位后，预取指缓冲区的默认状态是打开的。只有在 SYSCLK 低于 24MHz，并且 AHB 时钟没有经过任何分频的条件下 (SYSCLK 必须等于 HCLK) 才可以开/关预取指缓冲区。通常情况下，预取指缓冲区在初始化过程中就已经决定好开关状态了，而当时 MCU 运行在内部 8MHz 的振荡器下。

注：当 AHB 时钟的预分频器不等于 1 时，预取指缓冲区必须打开访问潜伏期。

访问潜伏期

为了保护对 Flash 的正确读取，必须在 Flash 访问控制寄存器中的 LATENCY[2: 0] 中指定预取指控制器的速度比，这个数值等于每次访问 Flash 后到下次访问之间所需插入的等待周期的个数。复位后，这个值默认为零，也就是没有插入等待周期的状态。

3.2.3 Flash 写和擦除操作

嵌入式闪存支持在线编程以及在应用编程。

ICP 是指使用 SWD 在线改变 Flash 的内容，将用户代码烧录到单片机中。ICP 提供了一种简单高效的方法，

免除了烧写芯片时的芯片装夹等问题。

与 ICP 方法不同的是, IAP(在应用编程) 能够使用 MCU 支持的任何通信接口 (I/Os, USB, UART, I²C, SPI, 等等)

下载程序或者数据。IAP 允许用户在运行程序的过程中重写应用程序, 前提是一部分应用程序必须预先用 ICP/ISP 的方法烧写进去。

烧写和擦除操作在整个产品工作电压范围内都可以完成。该操作有下列 7 个寄存器完成:

- 关键字寄存器 (FLASH_KEYR)
- 选项字节关键字寄存器 (FLASH_OPTKEYR)
- Flash 控制寄存器 (FLASH_CR)
- Flash 状态寄存器 (FLASH_SR)
- Flash 地址寄存器 (FLASH_AR)
- 选项字节寄存器 (FLASH_OBR)
- 写保护寄存器 (FLASH_WRP)

只要 CPU 不去访问 Flash 空间, 进行中的 Flash 写操作不会妨碍 CPU 的运行。也就是说, 在对 Flash 进行写/擦除操作的同时, 任何对 Flash 的访问都会令总线停顿, 直到写/擦除操作完成后才会继续执行, 这意味着在写/擦除 Flash 的同时不可以对它取指和访问数据。

在对 Flash 空间做写/擦除操作时, 内部振荡器 (HSI) 必须处于开启状态。

对 Flash 空间的解锁

复位后, Flash 存储器默认是受保护状态的, 这样可以防范意外的擦除动作。FLASH_CR 寄存器不允许被改写, 除非执行一串针对 FLASH_KEYR 寄存器的解锁操作才能开启对 FLASH_CR 的访问权限。这串操作由下面 2 个写操作构成:

- 写关键字 1 = 0x45670123
- 写关键字 2 = 0xCDEF89AB

任何错误的顺序将会锁死 FLASH_CR 直至下次复位。

当发生关键字错误时, 会由总线错误引发一次硬件错误中断。KEY1 出错会立即中断, KEY1 正确但 KEY2 错误时会在 KEY2 错的时候引发中断。

主闪存编程

主闪存一次可以编程 16 位。当 FLASH_CR 中的 PG 位为 1 时, 直接对相应的地址写一个半字 (16 位), 就是一次编程操作。如果试图写别的长度而不是半字, 将引起硬件错误中断。




图 2. 编程流程

Flash 存储器接口会预读一下待编程字节后是否为全 1,如果不是,那么编程操作会自动取消,并且在 FLASH_SR 寄存器的 PGERR 位上提示编程错误警告。

如果待编程地址所对应的 FLASH_WRPR 中的写保护位有效,同样也不会有编程动作,同样也会产生编程错误警告。编程动作结束后,FLASH_SR 寄存器中的 EOP 位会给出提示。

主 Flash 存储器标准模式下的编程过程如下:

- 检查 FLASH_SR 中的 BSY 位,以确认上一操作已经结束
- 置 FLASH_CR 寄存器中的 PG 位
- 以半字为单位向目标地址写入数据
- 等待 FLASH_SR 寄存器中的 BSY 归零
- 读数据以校验

注：当 FLASH_SR 中得 BSY 位为 1 的时候，这些寄存器不能写。

Flash 存储器擦除

Flash 存储器可以按页为单位擦除，也可以整片擦除。

页擦除

擦除页的步骤如下：

- 检查 FLASH_SR 中的 BSY 位，以确认上一操作已经结束
- 置 FLASH_CR 寄存器中得 PER 位为 1
- 写 FLASH_AR 寄存器以选择待擦除的页
- 置 FLASH_CR 寄存器中的 STRT 位为 1
- 等待 FLASH_SR 中的 BSY 归零
- 读取已擦除页以校验




图 3. Flash 寄存器页擦除流程

整片擦除

可以用整片擦除命令一次擦除整个 Flash 用户区，但信息块不会受这个命令影响，具体步骤如下：

- 检查 FLASH_SR 中的 BSY 位，以确认上一操作已经结束
- 置 FLASH_CR 寄存器中的 MER 位为 1
- 置 FLASH_CR 寄存器中的 STRT 位为 1
- 等待 BSY 位归零
- 读取全部页并校验




图 4. Flash 寄存器整片擦除流程

选项字节编程

选项字节的编程与常规用户地址不同，包括 2 个写保护，1 个读保护，1 个硬件配置。解除 Flash 访问限制后，还需要对 FLASH_OPTKEYR 寄存器完成关键字写入操作。完成该操作后，FLASH_CR 寄存器中的 OPTWRE 位会被置 ‘1’，然后就可以先置位 FLASH_CR 中的 OPTPG 位，再按半字单位写目标地址。同样会自动检查选项字节是否为 1，否则相关操作会被取消并且在 FLASH_SR 中的 WRPRERR 位提示错误。编程操作结束后，会由 FLASH_SR 寄存器的 EOP 位给出提示。

选项字节为 16 位数据，有效数据为低 8 位，而高 8 位为低 8 位的反码。在编程过程中，硬件会自动将高 8 位设置为低 8 位的反码，保证选项字节的写入值总是对的。步骤如下：

- 检查 FLASH_SR 寄存器中的 BSY 位，以确保上一操作结束
- 解锁 FLASH_CR 寄存器中的 OPTWRE 位
- 置 FLASH_CR 寄存器中 OPTPG 位为 1
- 写数据 (半字) 到目标地址
- 等待 BSY 位归零
- 读取并校验当读保护选项字节由保护状态被改成非保护状态时，会自动引发一次整片擦除。如果用户只

想改写其他的字节，则不会引发整片擦除，这个机制用于保护 Flash 的内容。




图 5. 选项字节编程流程

擦除过程

选项字节的擦除过程如下：

- 检查 FLASH_SR 寄存器中的 BSY 位，以确保上一操作结束
- 解锁 FLASH_CR 寄存器中的 OPTWRE 位
- 置 FLASH_CR 寄存器中的 OPTER 位为 1
- 置 FLASH_CR 寄存器中的 STRT 位为 1
- 等待 BSY 位归零
- 读取并校验




图 6. 选项字节擦除流程

3.3 存储保护

可以防范用户区 Flash 区的代码被不可信的代码读出,也可以防范在程序跑飞的时候对 Flash 的意外擦除,写保护的最小单位是一个扇区 (4 页)。

3.3.1 读保护

这项保护是通过设置 RDP, RDP2, RDP3 半字, 然后在系统重新上电复位, 加载了新的 RDPs 后起作用的。

注: 如果在设置了读保护时, 调试器仍然连接到 SWD/JTAG 接口, 需要执行一次上电复位, 而不是 (没有调试器时的) 系统复位。

设置为读保护

按选项字节区域半字编程的操作方式, 按顺序写 RDP, RDP2, RDP3 三个半字到对应地址:

1. 写目标值 0x5AA5 到 0x1FFFF800(支持 ISP), 写目标值 0x807F 到 0x1FFFF800(不支持 ISP);
2. 写目标值 0x7F80 到 0x1FFE0000;
3. 写目标值 0xFF00 到 0x1FFE0002;

当保护字节被写入相应的值以后:

- 只允许从用户代码中对主闪存存储器的读操作 (以非调试方式从主闪存存储器启动)。
- 读保护后, 调试模式下 (sram boot 和 debug 模式) 禁止对 flash 进行操作, flash 本身的程序禁止写低 4KB 空间。
- 第 0 ~ 3 页被自动加上了写保护, 其它部分的存储器可以通过在主闪存存储器中执行的代码进行编程 (实现 IAP 或数据存储等功能), 但不允许在调试模式下或在从内部 SRAM 启动后执行写或擦除操作 (整片擦除除外)。
- 所有通过 JTAG/SWD 向内置 SRAM 装载代码并执行代码的功能依然有效, 亦可以通过 JTAG/SWD 从内置 SRAM 启动, 这个功能可以用来解除读保护。
- 通过从内置 SRAM 执行代码访问主闪存存储器的操作, 通过 DMA、JTAG、SWV(串行线观察器)、SWD(串行线调试)、ETM 和边界扫描方式对闪存的访问都将被禁止。

当 RDPs 字包含下列数值时, 闪存被置于保护状态:

表 7. Flash 读保护状态

RDPs 字节的值	读保护状态
RDP=0x5AA5 @0x1FFFF800(支持 ISP) 或 RDP=0x807F @0x1FFFF800(不支持 ISP)	保护
RDP2=0x7F80 @0x1FFE0000	
RDP3=0xFF00 @0x1FFE0002	

注: 如选项字节块对应的地址值为非 0xFFFF, 需先执行擦除选项字节块的动作, 执行擦除选项字节块的动作不会导致自动的整片擦除操作, 不会改变读保护状态。

解除读保护

从内置 SRAM 解除读保护的过程是:

按选项字节区域半字编程的操作方式, 按顺序写 RDP, RDP2, RDP3 三个半字到对应地址:

1. 设置 FLASH AR 地址值为 0x1FFFF800, 执行区块擦除, 写目标值 0x5AA5 到 0x1FFFF800;
2. 设置 FLASH AR 地址值为 0x08000000, 执行主 FLASH 全片擦除
3. 设置 FLASH AR 地址值为 0x1FFE0000, 执行区块擦除, 相当于写 0xFFFF 到 RDP2 和 RDP3

进行上电复位以重新加载选项字节, 此时读保护被解除。

表 8. Flash 解除读保护状态

RDPs 字节的值	读保护状态
对 0x1FFFF800 选项区块擦除，以写入 RDP=0x5AA5 @0x1FFFF800 对 0x08000000 的主 Flash 全片擦除 对 0x1FFE0000 选项区块擦除，以确保 RDP2 为 0xFFFF @0x1FFE0000 RDP3 为 0xFFFF @0x1FFE0002	解除读保护

3.3.2 主空间写保护

写保护以一个扇区为单位 (4 页) 来控制，配置选项字节中的 WRP 位，随后的系统复位将加载新选项字节就可以使能这个保护。如果试图写入或擦除一个受保护的扇区，会引起 FLASH_SR 中的 WRPRERR 标志位被置位。如果试图在一个受保护的页面进行编程或擦除操作，在闪存状态寄存器 (FLASH_SR) 中会返回一个保护错误标志。

解除保护

解除写保护有下述 2 种情形：

- 情形 1：解除写保护，同时解除读保护：
 - 使用闪存控制寄存器 (FLASH_CR) 的 OPTER 位擦除整个选项字节区域；
 - 写入正确的 RDP 代码 0xA5，允许读访问；这个操作将强制擦除主闪存存储器；
 - 进行系统复位，重装载选项字节 (包含新的 WRP 字节)，写保护被解除。

使用这种方法，将解除整个主闪存模块的写保护。

- 情形 2：解除写保护，同时保持读保护有效，这种情况常见于用户自己的实现在程序中编程的启动程序：
 - 使用闪存控制寄存器 (FLASH_CR) 的 OPTER 位擦除整个选项字节区域；
 - 进行系统复位，重装载选项字节 (包含新的 WRP 字节)；写保护被解除。

使用这种方法，将解除除页 0 ~ 页 3 之外的整个主闪存模块的写保护，页 0 ~ 页 3 仍处于写保护。

3.3.3 选项字节的写保护

默认状态下，选项字节块始终是可以读且被写保护。要想对选项字节块进行写操作 (编程/擦除) 首先要在 OPTKEYR 中写入正确的键序列 (与上锁时一样)，随后允许对选项字节块的写操作，FLASH_CR 寄存器的 OPTWRE 位标示允许写，清除这位将禁止写操作。

3.4 Flash 中断

表 9. Flash 中断请求

中断事件	事件标志	使能控制位
操作结束	EOP	EOPIE
写保护错误	WRPRERR	ERRIE
编程错误	PGERR	ERRIE

3.5 选项字节说明

选项字节由用户根据应用的需要配置；例如：可以选择使用硬件模式的看门狗或软件的看门狗。

在选项字节中每个 32 位的字被划分为下述格式：

表 10. 选项字节格式

位 31 ~ 24	位 23 ~ 16	位 15 ~ 8	位 7 ~ 0
选项字节 1 的反码	选项字节 1	选项字节 0 的反码	选项字节 0

注：反码由硬件自动实现，软件写无效

选项字节块中选项字节的组织结构如下表所示。

选项字节可以从下表列出的存储器地址读出，或从选项字节寄存器 (FLASH_OBR) 读出。

注：新写入的选项字节 (用户的或读/写保护的)，在系统复位后才生效。

表 11. 选项字节结构

地址	[31: 24]	[23: 16]	[15: 8]	[7: 0]
0x1FFF F800	nUSER	USER	nRDP	RDP
0x1FFF F804	nData1	Data1	nData0	Data0
0x1FFF F808	nWRP1	WRP1	nWRP0	WRP0
0x1FFF F80C	nWRP3	WRP3	nWRP2	WRP2

表 12. 选项字节说明

存储器地址	选项字节
0x1FFF F800	位 [31: 24] nUSER 位 [23: 16] USER: 用户选项字节 (保存在 FLASH_OBR[9: 2] 中)。这个字节用于配置下列功能: 选择看门狗事件: 硬件或软件 注: 只使用位 [16]、位 [20], 不使用位 [23: 21]、位 [19: 17]。 位 20: nBOOT1 位 16: WDG_SW 0: 硬件看门狗 1: 软件看门狗 位 [15: 8]: nRDP 位 [7: 0]: RDP - 读出保护选项字节 读出保护功能帮助用户保护存在闪存中的代码。该功能由设置 RDP 选项字节启用。当在这个选项字节中写入正确的数值时 (RDPRT 键 = 0xA5), 将禁止读出闪存存储器。(RDP 是否开启的结果存储在 FLASH_OBR[1] 中。)

存储器地址	选项字节
0x1FFF F804	Datax: 2 个字节的用户数据 这个地址可以使用选项字节的编程方式编程。 位 [31: 24]: nData1 位 [23: 16]: Data1(存储在 FLASH_OBR[25: 18]) 位 [15: 8]: nData0 位 [7: 0]: Data0(存储在 FLASH_OBR[17: 10])
0x1FFF F808	WRPx: 闪存写保护选项字节 位 [31: 24]: nWRP1 位 [23: 16]: WRP1(存储在 FLASH_WRPR[15: 8]) 位 [15: 8]: nWRP0 位 [7: 0]: WRP0(存储在 FLASH_WRPR[7: 0])
0x1FFF F80C	WRPx: 闪存写保护选项字节 位 [31: 24]: nWRP3 位 [23: 16]: WRP3 (存储在 FLASH_WRPR[31: 24]) 位 [15: 8]: nWRP2 位 [7: 0]: WRP2 (存储在 FLASH_WRPR[23: 16]) 选项字节 WRPx 中的每一个比特位用于保护主存储器中 4 个存储页: 0: 实施写保护 1: 不实施写保护 四个用户选项字节用于保护总共 128K 字节的主存储器。 WRP0: 第 0 ~ 31 页的写保护 WRP1: 第 32 ~ 63 页的写保护 WRP2: 第 64 ~ 95 页的写保护 WRP3: 第 96 ~ 127 页的写保护

每次系统复位后, 选项字节装载器 (OBL) 读出信息块的数据, 并保存在选项字节寄存器 (FLASH_OBR) 中; 每个选择位都在信息块中有它的反码位, 在装载选择位时反码位用于验证选择位是否正确, 如果有任何的差别, 将产生一个选项字节错误标志 (OPTERR)。当发生选项字节错误时, 对应的选项字节被强置为 0xFF。当选项字节和它的反码均为 0xFF 时 (擦除后的状态), 则关闭上述验证功能。

所有的选择位 (不包括它们的反码位) 用于配置该微控制器, CPU 可以读选项字节寄存器。

3.6 Flash 寄存器描述

表 13. FLASH 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	FLASH_ACR	闪存访问控制寄存器	0x00000030	小节 3.6.1
0x04	FLASH_KEYR	FPEC 键寄存器	0xFFFFFFFF	小节 3.6.2
0x08	FLASH_OPTKEYR	闪存 OPTKEY 寄存器	0xFFFFFFFF	小节 3.6.3

Offset	Acronym	Register Name	Reset	Section
0x0C	FLASH_SR	闪存状态寄存器	0x00000000	小节 3.6.4
0x10	FLASH_CR	闪存控制寄存器	0x00000000	小节 3.6.5
0x14	FLASH_AR	闪存地址寄存器	0x00000000	小节 3.6.6
0x1C	FLASH_OBR	选项字节寄存器	0x03FFFC6C	小节 3.6.7
0x20	FLASH_WRP	写保护寄存器	0xFFFFFFFF	小节 3.6.8

3.6.1 闪存访问控制寄存器 (FLASH_ACR)

起始地址: 0x40022000

地址偏移: 0x00

复位值: 0x0000 0018

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											PRFTBE	HLFCYA	LATENCY[2: 0]		
											rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 5	Reserved			始终读为 0。
4	PRFTBE	rw	0x01	预取缓冲区使能 (Prefetch buffer enable) 0: 关闭预取缓冲区 1: 启用预取缓冲区
3	HLFCYA	rw	0x01	闪存半周期访问使能 (Flash half cycle access enable) 0: 禁止半周期访问 1: 启用半周期访问
2 : 0	LATENCY	rw	0x00	时延 (Latency) 这些位表示 SYSCLK(系统时钟) 周期与闪存访问时间的比例。 000: 零等待状态, 当 $0 < \text{SYSCLK} \leq 24\text{MHz}$ 001: 1 个等待状态, 当 $24\text{MHz} < \text{SYSCLK} \leq 48\text{MHz}$ 010: 2 个等待状态, 当 $48\text{MHz} < \text{SYSCLK} \leq 72\text{MHz}$ 011: 3 个等待状态, 当 $72\text{MHz} < \text{SYSCLK} \leq 96\text{MHz}$

3.6.2 闪存访问控制寄存器 (FLASH_KEYR)

起始地址: 0x40022000

地址偏移: 0x04

复位值: 0xFFFF XXXX

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
FKEYR[31: 16]															
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FKEYR[15: 0]															
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

Bit	Field	Type	Reset	Description
31 : 0	FKEYR	w		FPEC 键 (Flash key) 这些位用于输入 FPEC 的解锁键。

注：所有这些位是只写的，读出时返回 0。

3.6.3 闪存 OPTKEY 寄存器 (FLASH_OPTKEYR)

起始地址：0x40022000

地址偏移：0x08

复位值：0xFFFF XXXX

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
OPTKEYR[31: 16]															
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OPTKEYR[15: 0]															
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

Bit	Field	Type	Reset	Description
31 : 0	OPTKEYR	w		选择字节键 (Option byte key) 这些位用于输入选项字节的键以解除 OPTWRE。

注：所有这些位是只写的，读出时返回 0。

3.6.4 闪存状态寄存器 (FLASH_SR)

起始地址：0x40022000

地址偏移：0x0C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										EOP	WRPRTERR	Res.	PGERR	Res.	BSY
										rc_w1	rc_w1		rc_w1		r

Bit	Field	Type	Reset	Description
31 : 6	Reserved			始终读为 0。
5	EOP	rc_w1	0	操作结束 (End of operation) 当闪存操作 (编程/擦除) 完成时, 硬件设置这位为 ‘1’, 写入 ‘1’ 可以清除这位状态。 注: 每次成功的编程或擦除都会设置 EOP 状态。
4	WRPRTERR	rc_w1	0	写保护错误 (Write protection error) 试图对写保护的闪存地址编程时, 硬件设置这位为 ‘1’, 写入 ‘1’ 可以清除这位状态。
3	Reserved			始终读为 0。
2	PGERR	rc_w1	0	编程错误 (Programming error) 试图对内容不是 ‘0xFFFF’ 的地址编程时, 硬件设置这位为 ‘1’, 写入 ‘1’ 可以清除这位状态。 注: 进行编程操作之前, 必须先清除 FLASH_CR 寄存器的 STRT 位。
1	Reserved			始终读为 0。
0	BSY	r	0	忙 (Busy) 该位指示闪存操作正在进行。在闪存操作开始时, 该位被设置为 ‘1’; 在操作结束或发生错误时该位被清除为 ‘0’。

3.6.5 闪存控制寄存器 (FLASH_CR)

起始地址: 0x40022000

地址偏移: 0x10

复位值: 0x0000 0080

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			EOPIE	Res.	ERRIE	OPTWRE	Res.	LOCK	STRT	OPTER	OPTPG	Res.	MER	PER	PG
			rw		rw	rc w0		rw	rw	rw	rw		rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 13	Resvered			始终读为 0。
12	EOPIE	rw	0	允许操作完成中断 (End of operation interrupt enable) 该位允许在 FLASH_SR 寄存器中的 EOP 位变为 ‘1’ 时产生中断。 0: 禁止产生中断 1: 允许产生中断
11	Reserved			始终读为 0。
10	ERRIE	rw	0	允许错误状态中断 (Error interrupt enable) 该位允许在发生 FPEC 错误时产生中断 (当 FLASH_SR 寄存器中的 PGERR/WRPRTERR 置为 ‘1’ 时)。 0: 禁止产生中断 1: 允许产生中断
9	OPTWRE	rc_w0	0	允许写选项字节 (Option byte write enable) 当该位为 ‘1’ 时, 允许对选项字节进行编程操作。当在 FLASH_OPTKEYR 寄存器写入正确的键序列后, 该位被置为 ‘1’。 软件写 0 可清除此位。
8	Reserved			始终读为 0。
7	LOCK	rw	0x01	锁 (Lock) 只能写 ‘1’。当该位为 ‘1’ 时表示 FPEC 和 FLASH_CR 被锁住。在检测到正确的解锁序列后, 硬件自动清除此位为 ‘0’。 在一次不成功的解锁操作后, 下次系统复位前, 该位不能再被改变。
6	STRT	rw	0	开始 (Start) 当该位为 ‘1’ 时将触发一次擦除操作。该位只可由软件置为 ‘1’ 并在 BSY 变为 ‘1’ 时自动清 ‘0’。
5	OPTER	rw	0	擦除选项字节 (Option byte erase) 擦除选项字节。
4	OPTPG	rw	0	烧写选项字节 (Option byte programming) 对选项字节编程。
3	Reserved			始终读为 0。
2	MER	rw	0	全擦除 (Mass erase) 选择擦除所有用户页。
1	PER	rw	0	页擦除 (Page erase) 选择擦除页。
0	PG	rw	0	编程 (Programming) 选择编程操作。

3.6.6 闪存地址寄存器 (FLASH_AR)

起始地址: 0x40022000

地址偏移: 0x014

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
FAR[31: 16]															
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FAR[15: 0]															
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

Bit	Field	Type	Reset	Description
31 : 0	FAR	w	0	用户选项字节 (Flash Address) 当进行编程时选择要编程的地址，当进行页擦除时选择要擦除的页。 注意: 当 FLASH_SR 中的 BSY 位为 1 时，不能写这个寄存器。

这些位由硬件修改为当前/最后使用的地址。页擦除操作中，必须修改这个寄存器以指定要擦除的页。

3.6.7 选项字节寄存器 (FLASH_OBR)

起始地址: 0x40022000

地址偏移: 0x1C

复位值: 0x03FF FC6C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved						Data1						Data0			
						r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Data0						Reserved		USER				Res.	RDPRT	OPTERR	
r	r	r	r	r	r			r	r	r	r			r	r

Bit	Field	Type	Reset	Description
31 : 26	Reserved			始终读为 0。
25 : 18	Data1	r	0xFF	Data1
17 : 10	Data0	r	0xFF	Data0
9 : 7	Reserved			始终读为 0。
6 : 3	USER	r	0x1F	用户选项字节 (User option bytes:) 这里包含 OBL 加载的用户选项字节。 位 6: nBOOT1 位 5: 未用 (从闪存选项字节的对应位中读出的任何数值，都不对产品操作产生任何影响。) 位 4: nRST_STDBY 位 3: nRST_STOP

Bit	Field	Type	Reset	Description
2	Resvered			始终读为 0。
1	RDPRT	r	0	读保护 (Read protection level status) 当设置为 ‘1’，表示闪存存储器被读保护。 注：该位为只读。
0	OPTERR	r	0	选项字节错误 (Option byte error) 当该位为 ‘1’ 时表示选项字节和它的反码不匹配。 注意：该位为只读。

这个寄存器的复位数值与写入选项字节中的数值相关，OPTERR 位的复位值与加载选项字节时对选项字节和它的反码进行比较的结果相关。

3.6.8 写保护寄存器 (FLASH_WRP)

起始地址：0x40022000

地址偏移：0x20

复位值：0xFFFF FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
WRP[31: 16]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WRP[15: 0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
31 : 0	WRP	r	0xFFFF FFFF	写保护 (Write protect) 该寄存器包含由 OBL 加载的写保护选项字节。 0：写保护生效 1：写保护失效 注意：这些位为只读。

4 循环冗余校验计算单元 (CRC)

4.1 CRC 简介

循环冗余校验 (CRC) 计算单元是根据固定的生成多项式得到任一 32 位全字的 CRC 计算结果。在其他的应用中, CRC 技术主要应用于核实数据传输或者数据存储的正确性和完整性。标准 EN/IEC60335-1 即提供了一种核实闪存存储器完整性的方法。CRC 计算单元可以在程序运行时计算出软件的标识, 之后与在连接时生成的参考标识比较, 然后存放在指定的存储器空间。

4.2 CRC 主要特征

- 使用 CRC-32(以太网) 多项式: $0x4C11DB7$

$$X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5 + X^4 + X^2 + X + 1$$
- 一个 32 位数据寄存器用于输入/输出。
- CRC 计算时间: 4 个 AHB 时钟周期 (HCLK)
- 通用 8 位寄存器 (可用于存放临时数据)

下图为 CRC 计算单元框图




图 7. CRC 计算单元框图

4.3 CRC 功能介绍

CRC 计算单元含有 1 个 32 位数据寄存器：

- 对该寄存器进行写操作时, 作为输入寄存器, 可以输入要进行 CRC 计算的新数据。
- 对该寄存器进行读操作时, 返回上一次 CRC 计算的结果。

每一次写入数据寄存器, 其计算结果是前一次 CRC 计算结果和新计算结果的组合 (对整个 32 位字进行 CRC 计算, 而不是逐字节地计算)。

在 CRC 计算期间会暂停写操作, 因此可以对寄存器 CRC_DR 进行背靠背写入或者连续地写-读操作。

可以通过设置寄存器 CRC_CTRL 的 RESET 位来重置寄存器 CRC_DR 为 0xFFFF FFFF。该操作不影响寄存器 CRC_IDR 内的数据。

4.4 CRC 寄存器

CRC 计算单元包括了 2 个数据寄存器和一个控制寄存器。

表 14. CRC 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	CRC_DR	CRC 数据寄存器	0xFFFFFFFF	小节 4.4.1
0x04	CRC_IDR	CRC 独立数据寄存器	0x00000000	小节 4.4.2
0x08	CRC_CTRL	CRC 控制寄存	0x00000000	小节 4.4.3

4.4.1 CRC 数据寄存器 (CRC_DR)

起始地址: 0x40023000

地址偏移: 0x00

复位值: 0xFFFF FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DR[31: 16]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DR[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 0	DR[31: 0]	rw	0xFFFF FFFF	DR: 数据寄存器位 (Data register bits) 写入 CRC 计算器的新数据时, 作为输入寄存器 读取时返回 CRC 计算结果

4.4.2 CRC 独立数据寄存器 (CRC_IDR)

起始地址: 0x40023000

地址偏移: 0x04

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								IDR[7: 0]							
								rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 8	保留			保留
7 : 0	IDR[7: 0]	rw	0x00	IDR:通用 8 位数据寄存器位 (General-purpose 8-bit data register bits) 可用于临时存放 1 字节的数据。 寄存器 CRC_CTRL 的 RESET 位产生的 CRC 复位对本寄存器没有影响。

注：此寄存器不参与 CRC 计算，可以存放任何数据。

4.4.3 CRC 控制寄存器 (CRC_CTRL)

起始地址：0x40023000

地址偏移：0x08

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															RESET
w															

w

Bit	Field	Type	Reset	Description
31 : 1	保留			保留
0	RESET	w	0	RESET: 复位 CRC 计算单元 (CRC reset) 设置数据寄存器为 0xFFFF FFFF。 只能对该位写 ‘1’，它由硬件自动清 ‘0’。

5 电源控制 (PWR)

5.1 电源

芯片的工作电压 (V_{DD}) 为 2.0V ~ 5.5V。通过内置的电压调节器提供所需的 1.5V 电源。

当主电源 V_{DD} 掉电后，通过 V_{BAT} 脚为实时时钟 (RTC) 和备份寄存器提供电源。




图 8. 电源框图

注: V_{DDA} 和 V_{SSA} 必须分别连到 V_{DD} 和 V_{SS} 。

5.1.1 独立的 A/D 转换器供电和参考电压

为了提高转换的精确度，ADC 使用一个独立的电源供电，过滤和屏蔽来自印刷电路板上的毛刺干扰。

- ADC 的电源引脚为 V_{DDA}

- 独立的电源地 V_{SSA}

如果有 V_{REF-} 引脚 (根据封装而定), 它必须连接到 V_{SSA} 。

5.1.2 电池备份区域

使用电池或其他电源连接到 V_{BAT} 脚上, 当 V_{DD} 断电时, 可以保存备份寄存器的内容和维持 RTC 的功能。

V_{BAT} 脚为 RTC、LSE 振荡器和 PC13 至 PC15 端口供电, 可以保证当主电源被切断时 RTC 能继续工作。切换到 V_{BAT} 供电的开关, 由复位模块中的掉电复位功能控制。

警告

在 V_{DD} 上升阶段 ($t_{RSTTEMPO}$) 或者探测到 PDR(掉电复位) 之后, V_{BAT} 和 V_{DD} 之间的电源开关仍会保持连接在 V_{BAT} 。

如果在应用中没有外部电池, 建议 V_{BAT} 在外部连接到 V_{DD} 并连接一个 100nF 的陶瓷滤波电容。

当备份区域由 V_{DD} 供电时, 下述功能可用:

- PC14 和 PC15 可以用于 GPIO 或 LSE 引脚
- PC13 可以作为通用 I/O 口、TAMPER 引脚、RTC 校准时钟、RTC 闹钟或秒输出 (参见备份寄存器 (BKP))

注: 因为模拟开关只能通过少量的电流 (3mA), 在输出模式下使用 PC13 至 PC15 的 I/O 口功能是有限制的: 速度必须限制在 2MHz 以下, 最大负载为 30pF, 而且这些 I/O 口绝对不能当作电流源 (如驱动 LED)。

当后备区域由 V_{BAT} 供电时 (V_{DD} 掉电后模拟开关连到 V_{BAT}), 可以使用下述功能:

- PC14 和 PC15 只能用于 LSE 引脚
- PC13 可以作为 TAMPER 引脚、RTC 闹钟或秒输出 (参见: RTC 时钟校准寄存器 (BKP_RTCCR))

5.1.3 电压调节器

复位后调节器总是使能的。根据应用方式它以 3 种不同的模式工作。

- 运转模式: 调节器以正常功耗模式提供 1.5V 电源 (内核, 内存和外设)。
- 停机模式: 调节器以低功耗模式提供 1.5V 电源, 以保存寄存器和 SRAM 的内容。
- 待机模式: 调节器停止供电。除了备用电路和备份域外, 寄存器和 SRAM 的内容全部丢失。

5.2 电源管理器

5.2.1 上电复位 (POR) 和掉电复位 (PDR)

芯片有一个完整的上电复位 (POR) 和掉电复位 (PDR) 电路, 当供电电压达到 2.0V 时系统即能正常工作。

当 V_{DD} / V_{DDA} 低于指定的限位电压 V_{POR}/V_{PDR} 时, 系统保持为复位状态, 而无需外部复位电路。关于上电复位和掉电复位的细节请参考数据手册的电气特性部分。




图 9. 上电复位和掉电复位的波形图

5.2.2 可编程电压监测器 (PVD)

用户可以利用 PVD 对 V_{DD} 电压与电源控制寄存器 (PWR_CR) 中的 PLS[3: 0] 位进行比较来监控电源，这几位选择监控电压的阈值。

通过设置 PVDE 位来使能 PVD。

电源控制/状态寄存器 (PWR_CSR) 中的 PVDO 标志用来表明 V_{DD} 是高于还是低于 PVD 的电压阈值。该事件在内部连接到外部中断的第 16 线，如果该中断在外部中断寄存器中是使能的，该事件就会产生中断。当 V_{DD} 下降到 PVD 阈值以下或当 V_{DD} 上升到 PVD 阈值之上时，根据外部中断第 16 线的上升/下降边沿触发设置，就会产生 PVD 中断。例如，这一特性可用于用于执行紧急关闭任务。




图 10. PVD 的阈值

5.3 低功耗模式

在系统或电源复位以后，微控制器处于运行状态。当 CPU 不需继续运行时，可以利用多种低功耗模式来节省功耗，例如等待某个外部事件时。用户需要根据最低电源消耗、最快速启动时间和可用的唤醒源等条件，选定一个最佳的低功耗模式。

芯片有三种低功耗模式：

- 睡眠模式 (CPU 停止，所有外设包括 CPU 的外设，如 NVIC、系统时钟 (SysTick) 等仍在运行)
- 停机模式 (所有的时钟都已停止，寄存器和 SRAM 的内容依然保存)
- 待机模式 (1.5V 电源关闭，除了备用电路和备份域外，寄存器和 SRAM 的内容全部丢失。)

此外，在运行模式下，可以通过以下方式中的一种降低功耗：

- 降低系统时钟
- 关闭 APB 和 AHB 总线上未被使用的外设时钟

表 15. 低功耗模式一览

模式	进入	唤醒	对 1.5V 区域时钟的影响	对 V _{DD} 区域时钟的影响	电压调节器
睡眠 (SLEEP NOW 或 SLEEP ON EXIT)	WFI (Wait for Interrupt)	任一中断	CPU 时钟关, 对其他时钟和 ADC 时钟无影响	无	开
	WFE (Wait for Event)	唤醒事件			
停机	PDDS 位 SLEEPDEEP 位 WFI 或 WFE	任一外部中断 (在外部中断寄存器中设置)	所有使用 1.5V 的区域的时钟都已关闭	PLL、HSI 和 HSE 的振荡器关闭	开
待机	PDDS SLEEPDEEP 位 WFI 或 WFE	WKUP 引脚的上升沿、RTC 警告事件、NRST 引脚上的外部复位、IWDG 复位			关

5.3.1 降低系统时钟

在运行模式下,通过对预分频寄存器进行编程,可以降低任意一个系统时钟 (SYSCLK、HCLK、PCLK1、PCLK2) 的速度。进入睡眠模式前, 也可以利用预分频器来降低外设的时钟。

详见: 时钟配置寄存器 (RCC_CFGR)

5.3.2 外部时钟的控制

在运行模式下, 任何时候都可以通过停止为外设和内存提供时钟 (HCLK 和 PCLKx) 来减少功耗。

为了在睡眠模式下更多地减少功耗, 可在执行 WFI 或 WFE 指令前关闭所有外设的时钟。

通过设置 AHB 外设时钟使能寄存器 (RCC_AHBENR)、APB2 外设时钟使能寄存器 (RCC_APB2ENR) 和 APB1 外设时钟使能寄存器 (RCC_APB1ENR) 来开关各个外设模块的时钟。

5.3.3 睡眠模式

进入睡眠模式

通过执行 WFI 或 WFE 指令进入睡眠状态。根据 CPU 系统控制寄存器中的 SLEEPONEXIT 位的值, 有两种选项可用于选择睡眠模式进入机制:

- SLEEP-NOW: 如果 SLEEPONEXIT 位被清除, 当 WFI 或 WFE 被执行时, 微控制器立即进入睡眠模式。
- SLEEP-ON-EXIT: 如果 SLEEPONEXIT 位被置位, 系统从最低优先级的中断处理程序中退出时, 微控制器就立即进入睡眠模式。

在睡眠模式下, 所有的 I/O 引脚都保持它们在运行模式时的状态。

关于如何进入睡眠模式, 更多的细节参考表 16 和表 17。

退出睡眠模式

如果执行 WFI 指令进入睡眠模式, 任意一个被嵌套向量中断控制器响应的外设中断都能将系统从睡眠模式唤

醒。

如果执行 WFE 指令进入睡眠模式，则一旦发生唤醒事件时，微处理器都将从睡眠模式退出。唤醒事件可以通过下述方式产生：

- 在外设控制寄存器中使能一个中断，而不是在 VIC（嵌套向量中断控制器）中使能，并且在 CPU 系统控制寄存器中使能 SEVONPEND 位。当 MCU 从 WFE 中唤醒后，外设的中断挂起位和外设的 NVIC 中断通道挂起位（在 NVIC 中断清除挂起寄存器中）必须被清除。
- 配置一个外部或内部的 EXIT 线为事件模式。当 MCU 从 WFE 中唤醒后，因为与事件线对应的挂起位未被设置，不必清除外设的中断挂起位或外设的 NVIC 中断通道挂起位。

该模式唤醒所需的时间最短，因为没有时间损失在中断的进入或退出上。

关于如何退出睡眠模式，更多的细节参考表 16 和表 17。

表 16. SLEEP NOW 模式

SLEEP NOW 模式	说明
进入	在以下条件下执行 WFI(Wait for Interrupt) 或 WFE(Wait for Event) 指令： - SLEEPDEEP = 0 和 - SLEEPONEXIT = 0 参考 CPU 系统控制寄存器。
退出	如果执行 WFI 进入睡眠模式：中断：参考中断向量表 如果执行 WFE 进入睡眠模式：唤醒事件：参考唤醒事件管理
唤醒延时	无

表 17. SLEEP ON EXIT 模式

SLEEP ON EXIT 模式	说明
进入	在以下条件下执行 WFI(Wait for Interrupt) 或 WFE(Wait for Event) 指令： - SLEEPDEEP = 0 和 - SLEEPONEXIT = 1 参考 CPU 系统控制寄存器。
退出	如果执行 WFI 进入睡眠模式：中断或清除 CPU 控制寄存器位 1 如果执行 WFE 进入睡眠模式：唤醒事件：参考唤醒事件管理
唤醒延时	无

5.3.4 停机模式

停机模式是在 CPU 的深睡眠模式基础上结合了外设的时钟控制机制，在停机模式下电压调节器可运行在正常模式。此时在 1.5V 供电区域的所有时钟都被停止，PLL、HSI 和 HSE 振荡器的功能被禁止，SRAM 和寄存器内容被保留下来。

在停机模式下，所有的 I/O 引脚都保持它们在运行模式时的状态。

进入停机模式

关于如何进入停机模式，详见表 18。

可以通过对独立的控制位进行编程，可选择以下功能：

- 独立看门狗 (IWDG)：可通过写入看门狗的键寄存器或硬件选择来启动 IWDG。一旦启动了独立看门狗，除了系统复位，它不能再被停止。
- 实时时钟 (RTC)：通过备份域控制寄存器 (RCC_BDCR) 的 RTCEN 位来设置。
- 内部振荡器 (LSI 振荡器)：通过控制/状态寄存器 (RCC_CSR) 的 LSION 位来设置。
- 外部 32.768KHz 振荡器 (LSE)：通过备份域控制寄存器 (RCC_BDCR) 的 LSEON 位设置。

在停机模式下，如果在进入该模式前 ADC 和 DAC 没有被关闭，那么这些外设仍然消耗电流。通过设置寄存器 ADC_CR2 的 ADON 位和寄存器 DAC_CR 的 ENx 位为 0 可关闭这 2 个外设。其他没有使用的 GPIO 需要设置模拟输入，否则有电流消耗。

退出停机模式

关于如何退出停机模式，详见表 18。

当一个中断或唤醒事件导致退出停机模式时，HSI 振荡器被选为系统时钟。时钟频率为 HSI 的 6 分频。

当电压调节器处于正常功耗模式下，系统从停机模式退出时，将会有一段额外的启动延时。

表 18. 停机模式

停机模式	说明
进入	在以下条件下执行 WFI(Wait for Interrupt) 或 WFE(Wait for Event) 指令： - 设置 CPU 系统控制寄存器中的 SLEEPDEEP 位 - 清除电源控制寄存器 (PWR_CR) 中的 PDDS 位 注：为了进入停机模式，所有的外部中断的请求位 (挂起寄存器 (EXTI_PEND)) 和 RTC 的闹钟标志都必须被清除，否则停机模式的进入流程将会被跳过，程序继续运行。
退出	在以下条件下执行 WFI(Wait for Interrupt) 指令： 任一外部中断引线被设置为中断模式 (相应的外部中断向量在 NVIC 中必须使能)。 参见中断向量表 在以下条件下执行 WFE(Wait for Event) 指令： 任一外部中断引线被设置为事件模式。参见唤醒事件管理。
唤醒延时	HSI 的唤醒时间

5.3.5 待机模式

待机模式可实现系统的最低功耗。该模式是在 CPU 深睡眠模式时关闭电压调节器。整个 1.5V 供电区域被断电。PLL、HSI 和 HSE 振荡器也被断电。SRAM 和寄存器内容丢失。只有备份的寄存器和待机电路维持供电。

进入待机模式

关于如何进入待机模式，详见表 19。

可以通过设置独立的控制位，选择以下待机模式的功能：

- 独立看门狗 (IWDG)：可通过写入看门狗的键寄存器或硬件选择来启动 IWDG。一旦启动了独立看门狗，除了系统复位，它不能再被停止。
- 实时时钟 (RTC)：通过备用区域控制寄存器 (RCC_BDCR) 的 RTCEN 位来设置。
- 内部振荡器 (LSI 振荡器)：通过控制/状态寄存器 (RCC_CSR) 的 LSION 位来设置。

- 外部 32.768KHz 振荡器 (LSE)：通过备用区域控制寄存器 (RCC_BDCR) 的 LSEON 位设置。

退出待机模式

当一个外部复位 (NRST 引脚)、IWDG 复位、WKUP 引脚上的上升沿或 RTC 闹钟事件的上升沿发生时 (见 RTC 框图)，微控制器从待机模式退出。从待机唤醒后，除了：电源控制/状态寄存器 (PWR_CSR)，所有寄存器被复位。

从待机模式唤醒后的代码执行等同于复位后的执行 (采样启动模式引脚、读取复位向量等)。电源控制/状态寄存器 (PWR_CSR) 将会指示内核由待机状态退出。

关于如何退出待机模式，详见表 19。

表 19. 待机模式

待机模式	说明
进入	在以下条件下执行 WFI(Wait for Interrupt) 或 WFE(Wait for Event) 指令： - 设置 CPU 系统控制寄存器中的 SLEEPDEEP 位 - 设置电源控制寄存器 (PWR_CR) 中的 PDDS 位 - 清除电源控制/状态寄存器 (PWR_CSR) 中的 WUF 位被
退出	WKUP 引脚的上升沿、RTC 闹钟、NRST 引脚上外部复位、IWDG 复位。
唤醒延时	复位阶段时电压调节器的启动。

待机模式下的输入/输出端口状态

在待机模式下，所有的 I/O 引脚处于高阻态，除了以下的引脚：

- 复位引脚 (始终有效)
- 当被设置为防侵入或校准输出时的 TAMPER 引脚
- 被使能的唤醒引脚

调试模式

默认情况下，如果在进行调试微处理器时，使微处理器进入停止或待机模式，将失去调试连接。这是因为 CPU 内核失去了时钟。

5.3.6 低功耗模式下的自动唤醒 (AWU)

RTC 可以在不需要依赖外部中断的情况下唤醒低功耗模式下的微控制器 (自动唤醒模式)。RTC 提供一个可编程的时间基数，用于周期性从停止或待机模式下唤醒。通过对备份区域控制寄存器 (RCC_BDCR) 的 RTCSEL[1:0] 位的编程，三个 RTC 时钟源中的二个时钟源可以选作实现此功能。

- 低功耗 32.768KHz 外部晶振 (LSE)
 - 该时钟源提供了一个低功耗且精确的时间基准。(在典型情形下消耗小于 1μA)
- 低功耗内部振荡器 (LSI 振荡器)
 - 使用该时钟源，节省了一个 32.768KHz 晶振的成本。但是振荡器将少许增加电源消耗。

为了用 RTC 闹钟事件将系统从停机模式下唤醒，必须进行如下操作：

- 配置外部中断线 17 为上升沿触发。
- 配置 RTC 使其可产生 RTC 闹钟事件。

5.4 电源控制寄存器

表 20. 电源控制寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	PWR_CR	电源控制寄存器	0	小节 5.4.1
0x04	PWR_CSR	电源控制/状态寄存器	0	小节 5.4.2

5.4.1 电源控制寄存器 (PWR_CR)

起始地址: 0x40007000

地址偏移: 0x00

复位值: 0x0000 0000(从待机模式唤醒时清除)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		PLS[3:0]				DBP	Reserved				PVDE	CSBF	CWUF	PDDS	Res.
		rw				rw					rw	rw	rw	rw	

Bit	Field	Type	Reset	Description
31 : 13	保留		0h	始终读为 0。
12 : 9	PLS[3:0]	rw	0h	PVD 电平选择 (PVD level selection) 这些位用于选择电源电压监测器的电压阈值 000: 1.8V 0100: 3.0V 1000: 4.2V 0001: 2.1V 0101: 3.3V 1001: 4.5V 0010: 2.4V 0110: 3.6V 1010: 4.8V 0011: 2.7V 0111: 3.9V 其他: 保留 注: 详细说明参见数据手册中的电气特性部分。
8	DBP	rw	0h	取消后备区域的写保护 (domain write protection) 在复位后, RTC 和后备寄存器处于被保护状态以防意外写入。设置这位允许写入这些寄存器。 1 = 允许写入 RTC 和后备寄存器 0 = 禁止写入 RTC 和后备寄存器 注: 如果 RTC 的时钟是 HSE/128, 该位必须保持为 '1'。
7:5	保留		0h	保留, 始终读为 0
4	PVDE	rw	0h	电源电压监测器 (PVD) 使能 (Power voltage detector enable) 1 = 开启 PVD 0 = 禁止 PVD

Bit	Field	Type	Reset	Description
3	CSBF	rw	0h	清除待机位 (Clear standby flag) 始终读为 0 1 = 清除 SBF 待机位 (写) 0 = 无功效
2	CWUF	rw	0h	清除唤醒位 (Clear wakeup flag) 始终读为 0 1 = 2 个系统时钟周期后清除 WUF 唤醒位 (写) 0 = 无功效
1	PDDS	rw	0h	掉电深睡眠 (Power down deepsleep) 1 = CPU 进入深睡眠时进入待机模式 0 = CPU 进入深睡眠时进入停机模式
0	保留		0h	保留, 始终读为 0

5.4.2 电源控制/状态寄存器 (PWR_CSR)

起始地址: 0x40007000

地址偏移: 0x04

复位值: 0x0000 0000(从待机模式唤醒时不被清除)

与标准的 APB 读相比, 读次寄存器需要额外的 APB 周期

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							EWUP	Reserved				PVDO	SBF	WUF	
							rw					r	r	r	

Bit	Field	Type	Reset	Description
31 : 9	保留		0h	始终读为 0。
8	EWUP	rw	0h	使能 WKUP 引脚 (Enable WKUP pin) 1 = WKUP 引脚用于将 CPU 从待机模式唤醒, WKUP 引脚被强置为输入下拉的配置 (WKUP 引脚上的上升沿将系统从待机模式唤醒) 0 = WKUP 引脚为通用 I/O。WKUP 引脚上的事件不能将 CPU 从待机模式唤醒 注: 在系统复位时清除这一位。
7:3	保留		0h	保留, 始终读为 0

Bit	Field	Type	Reset	Description
2	PVDO	r	0h	PVD 输出 (PVD output) 当 PVD 被 PVDE 位使能后该位才有效 1 = V_{DD}/V_{DDA} 低于由 PLS[3: 0] 选定的 PVD 阈值 0 = V_{DD}/V_{DDA} 高于由 PLS[3: 0] 选定的 PVD 阈值 注：在待机模式下 PVD 被停止。因此，待机模式后或复位后，直到设置 PVDE 位之前，该位为 0。
1	SBF	r	0h	待机标志 (Standby flag) 该位由硬件设置，并只能由 POR/PDR(上电/掉电复位) 或设置电源控制寄存器 (PWR_CR) 的 CSBF 位清除。 1 = 系统进入待机模式 0 = 系统不在待机模式
0	WUF	r	0h	唤醒标志 (Wakeup flag) 该位由硬件设置，并只能由 POR/PDR(上电/掉电复位) 或设置电源控制寄存器 (PWR_CR) 的 CWUF 位清除。 1 = 在 WKUP 引脚上发生唤醒事件或出现 RTC 闹钟事件 0 = 没有发生唤醒事件 注：当 WKUP 引脚已经是高电平时，在 (通过设置 EWUP 位) 使能 WKUP 引脚时，会检测到一个额外的事件。

6 备份寄存器 (BKP)

6.1 BKP 简介

备份寄存器是 10 个 16 位的寄存器，可用来存储 20 个字节的用户应用程序数据。他们处在备份域里，当 V_{DD} 电源被切断，他们仍然由 V_{BAT} 维持供电。当系统在待机模式下被唤醒，或系统复位或电源复位时，他们也不会被复位。

此外，BKP 控制寄存器用来管理侵入检测和 RTC 校准功能。复位后，对备份寄存器和 RTC 的访问被禁止，并且备份域被保护以防止可能存在的意外的写操作。

执行以下操作可以使能对备份寄存器和 RTC 的访问。

- 通过设置寄存器 RCC_APB1ENR 的 PWREN 和 BKPEN 位来打开电源和后备接口的时钟。
- 电源控制寄存器 (PWR_CR) 的 DBP 位来使能对后备寄存器和 RTC 的访问。

6.2 BKP 特征

- 20 字节数据后备寄存器。
- 用来管理防侵入检测并具有中功能的状态/控制寄存器。
- 用来存储 RTC 校验值的校验寄存器。

6.3 BKP 功能描述

6.3.1 侵入检测

当 TAMPER 引脚上的信号从 0 变成 1 或者从 1 变成 0(取决于备份控制寄存器 BKP_CR 的 TPAL 位)，会产生一个侵入检测事件。侵入检测事件将所有数据备份寄存器内容清除。

然而为了避免丢失侵入事件，侵入检测信号是边沿检测的信号与侵入检测允许位的逻辑与，从而在侵入检测引脚被允许前发生的侵入事件也可以被检测到。

- 当 TPAL = 0 时：如果在启动侵入检测 TAMPER 引脚前 (通过设置 TPE 位) 该引脚已经为高电平，一旦启动侵入检测功能，则会产生一个额外的侵入事件 (尽管在 TPE 位置 ‘1’ 后并没有出现上升沿)。
- 当 TPAL = 1 时：如果在启动侵入检测引脚 TAMPER 前 (通过设置 TPE 位) 该引脚已经为低电平，一旦启动侵入检测功能，则会产生一个额外的侵入事件 (尽管在 TPE 位置 ‘1’ 后并没有出现下降沿)。

设置 BKP_CSR 寄存器的 TPIE 位为 ‘1’，当检测到侵入事件时就会产生一个中断。

当 V_{DD} 电源断开时，侵入检测功能仍然有效。为了避免不必要的复位数据备份寄存器，TAMPER 引脚应该在片外连接到正确的电平。

6.3.2 RTC 校准

为方便测量，RTC 时钟可以经 64 分频输出到侵入检测引脚 TAMPER 上。通过设置 RTC 校验寄存器 (BKP_RTCCR) 的 CCO 位来开启这一功能。

通过配置 CAL[6: 0] 位，此时钟可以最多减慢 121ppm。

6.4 BKP 寄存器描述

可以用半字 (16 位) 或字 (32 位) 的方式操作这些外设寄存器。

表 21. BKP 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x04 + 4 × (n - 1)	BKP_DRn	备份数据寄存器 n	0x00000000	小节 6.4.1
0x2C	BKP_RTCCR	RTC 时钟校准寄存器	0x00000000	小节 6.4.2
0x30	BKP_CR	备份控制寄存器	0x00000000	小节 6.4.3
0x34	BKP_CSR	备份控制/状态寄存器	0x00000000	小节 6.4.4

6.4.1 备份数据寄存器 n(BKP_DRn)(n = 1...10)

地址偏移: 0x04 ~ 0x28

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BKP[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31:16	保留			始终读为 0。
15: 0	BKP[15: 0]	rw	0	BKP[15: 0]: 备份数据 这些位可以被用来写入用户数据。 注意: BKP_DRn 寄存器不会被系统复位、电源复位、从待机模式唤醒所复位。它们可以由备份域复位来复位或 (如果侵入检测引脚 TAMPER 功能被开启时) 由侵入引脚事件复位。

6.4.2 RTC 时钟校准寄存器 (BKP_RTCCR)

起始地址: 0x40006C00

地址偏移: 0x2C

复位值: 0x0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						ASOS	ASOE	CCO	CAL[6: 0]						
						rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15:10	保留			保留, 始终读为 0。

Bit	Field	Type	Reset	Description
9	ASOS	rw	0	ASOS: 闹钟或秒输出选择 (Alarm or second output selection) 当设置了 ASOE 位, ASOS 位可用于选择在 TAMPER 引脚上输出的是 RTC 秒脉冲还是闹钟脉冲信号。 0: 输出 RTC 闹钟脉冲 1: 输出秒脉冲 注: 该位只能被后备区的复位所清除。
8	ASOE	rw	0	ASOE: 允许输出闹钟或秒脉冲 (Alarm or second output enable) 根据 ASOS 位的设置, 该位允许 RTC 闹钟或秒脉冲输出到 TAMPER 引脚上。 输出脉冲的宽度为一个 RTC 时钟的周期。设置了 ASOE 位时不能开启 TAMPER 的功能。 注: 该位只能被后备区的复位所清除。
7	CCO	rw	0	CCO: 校准时钟输出 (Calibration clock output) 0: 无影响 1: 此位置 1 可以在侵入检测引脚输出经 64 分频后的 RTC 时钟。当 CCO 位置 1 时, 必须关闭侵入检测功能以避免检测到无用的侵入信号。 注: 当 V_{DD} 供电断开时, 该位被清除。
6 : 0	CAL[6: 0]	rw	0	CAL[6: 0]: 校准值 (Calibration value) 校准值表示在每 2^{20} 个时钟脉冲内将有多少个时钟脉冲被跳过。这可以用来对 RTC 进行校准, 以 $1000000/(2^{20})\text{ppm}$ 的比例减慢时钟。 RTC 时钟可以被减慢 0~121ppm。

6.4.3 RTC 时钟校准寄存器 (BKP_CR)

起始地址: 0x40006C00

地址偏移: 0x30

复位值: 0x0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														TPAL	TPE
														rw	rw

Bit	Field	Type	Reset	Description
15 : 2	保留			保留, 始终读为 0。

Bit	Field	Type	Reset	Description
1	TPAL	rw	0	TPAL: 侵入检测 TAMPER 引脚有效电平 (TAMPER pin active level) 0: 侵入检测 TAMPER 引脚上的高电平会清除所有数据备份寄存器 (如果 TPE 位为 1) 1: 侵入检测 TAMPER 引脚上的低电平会清除所有数据备份寄存器 (如果 TPE 位为 1)
0	TPE	rw	0	TPE: 启动侵入检测 TAMPER 引脚 (TAMPER pin enable) 0: 侵入检测 TAMPER 引脚作为通用 IO 口使用 1: 开启侵入检测引脚作为侵入检测使用

注: 同时设置 TPAL 和 TPE 位总是安全的。然而, 同时清除两者会产生一个假的侵入事件。因此, 推荐只在 TPE 为 0 时才改变 TPAL 位的状态。

6.4.4 备份控制/状态寄存器 (BKP_CSR)

起始地址: 0x40006C00

地址偏移: 0x34

复位值: 0x0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						TIF	TEF	Reserved					TPIE	CTI	CTE
						r	r						rw	w	w

Bit	Field	Type	Reset	Description
15 : 10	保留			始终读为 0。
9	TIF	r	0	TIF: 侵入中断标志 (Tamper interrupt flag) 当检测到有侵入事件且 TPIE 位为 1 时, 此位由硬件置 '1'。通过向 CTI 位写 '1' 来清除此标志位 (同时也清除了中断)。如果 TPIE 位被清除, 则此位也会被清除。 0: 无侵入中断 1: 产生侵入中断 注意: 仅当系统复位或由待机模式唤醒后才复位该位。
8	TEF	r	0	TEF: 侵入事件标志 (Tamper event flag) 当检测到侵入事件时此位由硬件置 '1'。通过向 CTE 位写 '1' 可清除此标志位。 0: 无侵入事件 1: 检测到侵入事件 注: 侵入事件会复位所有的 BKP_DRn 寄存器。只要 TEF 为 1, 所有的 BKP_DRn 寄存器就一直保持复位状态。当此位被置 '1' 时, 若对 BKP_DRn 进行写操作, 写入的值不会被保存。
7 : 3	保留			始终读为 0。

Bit	Field	Type	Reset	Description
2	TPIE	rw	0	TPIE: 允许侵入 TAMPER 引脚中断 (TAMPER pin interrupt enable) 0: 禁止侵入检测中断 1: 允许侵入检测中断 (BKP_CR 寄存器的 TPE 位也必须被置 ‘1’) 注 1: 侵入中断无法将系统内核从低功耗模式唤醒。 注 2: 仅当系统复位或由待机模式唤醒后才复位该位。
1	CTI	w	0	CTI: 清除侵入检测中断 (Clear tamper interrupt) 此位只能写入, 读出值为 0。 0: 无效 1: 清除侵入检测中断和 TIF 侵入检测中断标志
0	CTE	w	0	CTE: 清除侵入检测事件 (Clear tamper event) 此位只能写入, 读出值为 0。 0: 无效 1: 清除 TEF 侵入检测事件标志 (并复位侵入检测器)

7 复位和时钟控制 (RCC)

7.1 复位

支持三种复位形式，分别为系统复位、上电复位和备份区域复位。

7.1.1 系统复位

系统复位将复位除时钟控制寄存器 CSR 中的复位标志、电源控制寄存器 CSR 中的待机和唤醒标志以及备份区域中的寄存器以外的所有寄存器。

当以下事件中的一件发生时，产生一个系统复位：

1. NRST 管脚上的低电平 (外部复位)
2. 窗口看门狗计数终止 (WWDG 复位)
3. 独立看门狗计数终止 (IWDG 复位)
4. 软件复位 (SW 复位)
5. 低功耗管理复位

可通过查看 RCC_CSR 控制状态寄存器中的复位状态标志位识别复位事件来源。

软件复位

通过将 CPU 中断应用和复位控制寄存器中的 SYSRESETREQ 位置 ‘1’，可实现软件复位。

7.1.2 电源复位

当以下事件其中之一发生时，产生电源复位：

1. 上电/掉电复位 (POR/PDR 复位)
2. 从待机模式中返回

电源复位将复位除了备份区域外的所有寄存器。

图 11 复位源将最终作用于 RESET 管脚，并在复位过程中保持低电平。复位入口矢量被固定在地址 0x0000_0004。




图 11. 复位电路

7.1.3 备份域复位

备份区域拥有专门的复位，它们只影响备份区域。备份区域复位可由设置备份区域控制寄存器 `RCC_BDCR` 中的 `BDRST` 位产生。

注：在 `VBAT` 上电后且 `BDRST` 复位前，备份区域是未复位的状态，需要设置 `BDRST` 位复位备份区域。

7.2 时钟

三种不同的时钟源可被用来驱动系统时钟 (`SYSCCLK`):

- HSI 振荡器时钟
- HSE 振荡器时钟
- PLL 时钟

这些设备有以下 2 种二级时钟源：

- 40KHz 低速内部振荡器，可以用于驱动独立看门狗和通过程序选择驱动 RTC。RTC 用于从停机/待机模式下自动唤醒系统。
- 32.768KHz 低速外部晶体也可用来通过程序选择驱动 RTC(`RTCCLK`)。

当不被使用时，任一个时钟源都可被独立地启动或关闭，由此优化系统功耗。




图 12. 时钟树

用户可通过多个预分频器配置 AHB、高速 APB(APB2) 和低速 APB(APB1) 域的频率。AHB 和 APB1, APB2 域的最大频率是 96MHz。

RCC 通过 AHB 时钟 8 分频后供给 CPU 系统定时器的 (SysTick) 外部时钟。通过对 SysTick 控制与状态寄存器的设置, 可选择上述时钟或 AHB 时钟作为 SysTick 时钟。ADC 时钟由高速 APB2 时钟经 2、4、6 或 8 分频后获得。

定时器时钟频率分配由硬件按以下 2 种情况自动设置:

1. 如果相应的 APB 预分频系数是 1, 定时器的时钟频率与所在 APB 总线频率一致。
2. 否则, 定时器的时钟频率被设为与其相连的 APB 总线频率的 2 倍。

FCLK 是 CPU 的自由运行时钟。

7.2.1 HSE 时钟

高速外部时钟信号 (HSE) 由以下两种时钟源产生:

- HSE 外部晶体/陶瓷谐振器
- HSE 用户外部时钟

为了减少时钟输出的失真和缩短启动稳定时间，晶体/陶瓷谐振器和负载电容器必须尽可能地靠近振荡器管脚。负载电容值必须根据所选择的振荡器来调整。




图 13. 时钟源

外部时钟源 (HSE 旁路)

在这个模式里，必须提供外部时钟。它的频率最高可达 24MHz。用户可通过设置在时钟控制寄存器中的 HSE-BYP 和 HSEON 位来选择这一模式。外部时钟信号 (50% 占空比的方波、正弦波) 必须连到 OSC_IN 管脚，同时保证 OSC_OUT 管脚悬空。

外部晶体/陶瓷谐振器 (HSE 晶体)

外部振荡器可为系统提供更为精确的主时钟。相关的硬件配置可参考图 13，进一步信息可参考数据手册的电气特性部分。

在时钟控制寄存器 RCC_CR 中的 HSERDY 位用来指示高速外部振荡器是否稳定。在启动时，直到这一位被硬件置 '1'，时钟才被释放出来。如果在时钟中断寄存器 RCC_CIR 中允许产生中断，将会产生相应中断。

HSE 晶体可以通过设置时钟控制寄存器里 RCC_CR 中的 HSEON 位被启动和关闭。

外部晶振参考电路

使用外部晶振提供时钟源，需要注意外部晶振电路的设计，晶振和电容的匹配，需要对外部晶振电路做分压处理，保证外部时钟源的稳定，该电路在 2 - 5.5V 全电压工作稳定，参考电路如图 14 所示。




图 14. HSE 参考电路

7.2.2 HSI 时钟

HSI 时钟信号由内部 HSI 的振荡器产生，可直接作为系统时钟或作为 PLL 输入。HSI 振荡器能够在不需要任何外部器件的条件下提供系统时钟。它的启动时间比 HSE 晶体振荡器短。然而，即使在校准之后它的时钟频率精度仍较差。

校准

制造工艺决定了不同芯片的振荡器频率会不同，这就是为什么每个芯片的 HSI 时钟频率在出厂前已经被校准到 1%(25°C) 的原因。系统复位时，工厂校准值被装载到时钟控制寄存器的 HSICAL 位。

如果用户的应用基于不同的电压或环境温度，这将会影响 RC 振荡器的精度。时钟控制寄存器中的 HSIRDY 位用来指示 HSI 振荡器是否稳定。在时钟启动过程中，直到这一位被硬件置‘1’，HSI 振荡器输出时钟才被释放。HSI 振荡器可由时钟控制寄存器中的 HSION 位来启动和关闭。

如果 HSE 晶体振荡器失效，HSI 时钟会被作为备用时钟源，参考小节 7.2.7。

使用工作电压为 5V 时，为防止内部 48M 的振荡器随温度和电压变化，可以设置 RCC_CR 位来调整内部时钟校准，校准代码如下所示，注意，该代码只针对 5V 电压下使用内部晶振。

```
void RCC_AdjustHSI(unsigned char ucValue)
{
    RCC->CR = (RCC->CR & 0xFFFF00ff) | 0xf8 | (ucValue << 8);
}
RCC_AdjustHSI(((unsigned char *)0x1ffff7fa) & 0xff)
```

7.2.3 PLL

内部 PLL 可以用来倍频 HSI 振荡器的输出时钟或 HSE 晶体输出时钟。参考图 12 和时钟控制寄存器。PLL 的设置 (选择 HSI 振荡器或 HSE 振荡器为 PLL 的输入时钟，和选择倍频因子) 必须在其被激活前完成。一旦 PLL 被激活，这些参数就不能被改动。

如果 PLL 中断在时钟中断寄存器里被允许，当 PLL 准备就绪时，可产生中断请求。

7.2.4 LSE 时钟

LSE 晶体是一个 32.768KHz 的低速外部晶体或陶瓷谐振器。它为实时时钟或者其他定时功能提供一个低功耗且精确的时钟源。

LSE 晶体通过在备份域控制寄存器 (RCC_BDCR) 里的 LSEON 位启动和关闭。在备份在备份域控制寄存器

(RCC_BDCR) 里的 LSERDY 指示 LSE 晶体振荡是否稳定。在启动阶段, 直到这个位被硬件置 ‘1’ 后, LSE 时钟信号才被释放出来。如果在时钟中断寄存器里被允许, 可产生中断请求。

外部时钟源 (LSE 旁路)

在这个模式里必须提供一个 32.768KHz 频率的外部时钟源。可以通过设置在备份域控制寄存器 (RCC_BDCR) 里的 LSEBYP 和 LSEON 位来选择这个模式。具有 50% 占空比的外部时钟信号 (方波、正弦波) 必须连到 OSC32_IN 管脚, 同时保证 OSC32_OUT 管脚悬空。

7.2.5 LSI 时钟

LSI 振荡器担当一个低功耗时钟源的角色, 它可以在停机和待机模式下保持运行, 为独立看门狗和自动唤醒单元提供时钟。LSI 时钟频率大约 40KHz(30K 60K 之间)。进一步信息请参考数据手册中有关电气特性部分。

LSI 振荡器可以通过控制/状态寄存器 (RCC_CSR) 里的 LSION 位来启动或关闭。在控制/状态寄存器 (RCC_CSR) 里的 LSIRDY 位指示低速内部振荡器是否稳定。在启动阶段, 直到这个位被硬件设置为 ‘1’ 后, 此时钟才被释放。如果在时钟中断寄存器 (RCC_CIR) 里被允许, 将产生 LSI 中断请求。

7.2.6 系统时钟 (SYSCLK) 选择

系统复位后, HSI 振荡器被选为系统时钟。当时钟源被直接或通过 PLL 间接作为系统时钟时, 它将不能被停止。

只有当目标时钟源准备就绪了 (经过启动稳定阶段的延迟或 PLL 稳定), 从一个时钟源到另一个时钟源的切换才会发生。在被选择时钟源没有就绪时, 系统时钟的切换不会发生。直至目标时钟源就绪, 才发生切换。

在时钟配置寄存器 (RCC_CFGR) 里的状态位指示哪个时钟已经准备好了, 哪个时钟目前被用作系统时钟。

7.2.7 时钟安全系统 (CSS)

时钟安全系统可以通过软件被激活。一旦其被激活, 时钟监测器将在 HSE 振荡器启动延迟后被使能, 并在 HSE 时钟关闭后关闭。

如果 HSE 时钟发生故障, HSE 振荡器被自动关闭, 时钟失效事件将被送到高级定时器 TIM1 的刹车输入端, 并产生时钟安全中断 CSS, 允许软件完成营救操作。此 CSS 中断连接到 CPU 的 NMI 中断。

注: 一旦 CSS 被激活, 并且 HSE 时钟出现故障, CSS 中断就产生, 并且 NMI 也自动产生。NMI 将被不断执行, 直到 CSS 中断挂起位被清除。因此, 在 NMI 的处理程序中必须通过设置时钟中断寄存器 (RCC_CIR) 里的 CSSC 位来清除 CSS 中断。

如果 HSE 振荡器被直接或间接地作为系统时钟, (间接的意思是: 它被作为 PLL 输入时钟, 并且 PLL 时钟被作为系统时钟), 时钟故障将导致系统时钟自动切换到 HSI 振荡器, 同时外部 HSE 振荡器被关闭。在时钟失效时, 如果 HSE 振荡器时钟 (被分频或未被分频) 是用作系统时钟的 PLL 的输入时钟, PLL 也将被关闭。

7.2.8 RTC 时钟

通过设置备份域控制寄存器 (RCC_BDCR) 里的 RTCSEL[1: 0] 位, RTCCLK 时钟源可以由 HSE/128、LSE 或 LSI 时钟提供。除非备份域复位, 此选择不能被改变。

LSE 时钟在备份域里, 但 HSE 和 LSI 时钟不是。因此:

- 如果 LSE 被选为 RTC 时钟:
 - 只要 V_{BAT} 维持供电, 尽管 V_{DD} 供电被切断, RTC 仍继续工作。

- 如果 LSI 被选为自动唤醒单元 (AWU) 时钟：详见小节 7.2.5。
 - 如果 V_{DD} 供电被切断，AWU 状态不能被保证
- 如果 HSE 时钟 128 分频后作为 RTC 时钟：
 - 如果 V_{DD} 供电被切断或内部电压调压器被关闭 (1.5V 域的供电被切断)，则 RTC 状态不确定。
 - 必须设置电源控制寄存器的 DBP 位 (取消后备区域的写保护) 为 ‘1’。

7.2.9 看门狗时钟

如果独立看门狗已经由硬件选项或软件启动，LSI 振荡器将被强制在打开状态，在 LSI 振荡器稳定后，时钟供应给 IWDG。

7.2.10 时钟输出

微控制器允许输出时钟信号到外部 MCO 管脚。

相应的 GPIO 端口寄存器必须被配置为相应功能。以下 6 个时钟信号可被选作 MCO 时钟：

- SYSCLK
- HSI
- HSE
- LSI
- LSE
- PLLCLK/2
- 时钟的选择由时钟配置寄存器 (RCC_CFGR) 中的 MCO[2: 0] 位控制。

7.3 RCC 寄存器堆与存储器映射描述

表 22. RCC 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	RCC_CR	时钟控制寄存器	0x0000XX03	小节 7.3.1
0x04	RCC_CFGR	时钟配置寄存器	0x00000000	小节 7.3.2
0x08	RCC_CIR	时钟中断寄存器	0x00000000	小节 7.3.3
0x0C	RCC_APB2RSTR	APB2 外设复位寄存器	0x00000000	小节 7.3.4
0x10	RCC_APB1RSTR	APB1 外设复位寄存器	0x00000000	小节 7.3.5
0x14	RCC_AHBENR	AHB 外设时钟使能寄存器	0x00000014	小节 7.3.6
0x18	RCC_APB2ENR	APB2 外设时钟使能寄存器	0x00000000	小节 7.3.7
0x1C	RCC_APB1ENR	APB1 外设时钟使能寄存器	0x00000000	小节 7.3.8
0x20	RCC_BDCR	备份域控制寄存器	0x00000000	小节 7.3.9
0x24	RCC_CSR	控制状态寄存器	0x0C000000	小节 7.3.10
0x40	RCC_SYSCFG	系统配置寄存器	0x0C000000	小节 7.3.11

7.3.1 时钟控制寄存器 (RCC_CR)

起始地址：0x40021000

地址偏移：0x00

复位值：0x0000 FF01，X 代表未定义

访问：无等待状态，字，半字和字节访问

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PLLDN						PLLRDY	PLLON	Res.	PLLDM[2: 0]			CSSON	HSEBYP	HSERDY	HSEON
rw	rw	rw	rw	rw	rw	r	rw		rw	rw	rw	rw	rw	r	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HSICAL[7: 0]							Reserved							HSIRDY	HSION
r	r	r	r	r	r	r								r	rw

Bit	Field	Type	Reset	Description
31 : 26	PLLDN	rw	0	PLL 配置系数 (PLL divider factor)
25	PLLRDY	r	0	PLLRDY: PLL 时钟就绪标志 (PLL clock ready flag) PLL 锁定后由硬件置 ‘1’。 0: PLL 未锁定 1: PLL 锁定
24	PLLON	rw	0	PLLON: PLL 使能 (PLL enable) 由软件置 ‘1’ 或清零。 当进入待机和停机模式时, 该位由硬件清零。当 PLL 时钟被用作或被选择将要作为系统时钟时, 该位不能被清零。 0: PLL 关闭 1: PLL 使能
23	Reserved			始终读为 0。
22 : 20	PLLDM[2: 0]	rw	0	PLLDM[2: 0]: (PLL divider factor) PLL 配置公式: $F_{CLKO} = F_{REFIN} * N / M$ 其中: F_{CLKO} 是 PLL 输出频率, F_{REFIN} 是 PLL 输入参考时钟频率 $M = PLLDM[2: 0] + 1$ $N = PLLDN[5: 0] + 1$
19	CSSON	rw	0	CSSON: 时钟安全系统使能 (Clock security system enable) 由软件置 ‘1’ 或清零以使能时钟监测器。 0: 时钟监测器关闭 1: 如果外部振荡器就绪, 时钟监测器开启
18	HSEBYP	rw	0	HSEBYP: 外部高速时钟旁路 (External high-speed clock bypass) 在调试模式下由软件置 ‘1’ 或清零来旁路外部晶体振荡器。只有外部振荡器关闭的情况下, 才能写入该位。 0: 外部振荡器没有旁路 1: 外部外部晶体振荡器被旁路

Bit	Field	Type	Reset	Description
17	HSERDY	r	0	HSERDY: 外部高速时钟就绪标志 (External high-speed clock ready flag) 由硬件置 ‘1’ 来指示外部时钟已经稳定。 0: 外部时钟没有就绪 1: 外部时钟就绪
16	HSEON	rw	0	HSEON: 外部高速时钟使能 (External high-speed clock enable) 由软件置 ‘1’ 或清零。 当进入待机和停机模式时, 该位由硬件清零, 关闭外部时钟。当外部时钟被用作或被选择将要作为系统时钟时, 该位不能被清零。 0: HSE 振荡器关闭 1: HSE 振荡器开启
15: 8	HSICAL[7: 0]	r	0xXX	HSICAL[7: 0]: 内部高速时钟校准 (Internal high-speed clock calibration) 在系统启动时, 这些位被自动初始化
7: 2	Reserved			始终读为 0。
1	HSIRDY	r	1	HSIRDY: 内部高速时钟就绪标志 (Internal high-speed clock ready flag) 由硬件置 ‘1’ 来指示内部 8MHz 时钟已经稳定。在 HSION 位清零后, 该位需要 6 个内部 8MHz 时钟周期清零。 0: 内部 8MHz 时钟没有就绪 1: 内部 8MHz 时钟就绪
0	HSION	rw	1	HSION: 内部高速时钟使能 (Internal high-speed clock enable) 由软件置 ‘1’ 或清零。 当从待机和停机模式返回或用作系统时钟的外部时钟发生故障时, 该位由硬件置 ‘1’ 来启动内部 8MHz 的振荡器。当内部 8MHz 时钟被直接或间接地用作或被选择将要作为系统时钟时, 该位不能被清零。 0: 内部 8MHz 时钟关闭 1: 内部 8MHz 时钟开启

7.3.2 时钟配置寄存器 (RCC_CFGR)

起始地址: 0x40021000

地址偏移: 0x04

复位值: 0x0000 0000

访问: 无等待状态, 字, 半字和字节访问

只有当访问发生在时钟切换时, 才会插入 1 或 2 个等待周期。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved					MCO[2: 0]			USBPRE		Reserved				PLLXTPRE	PLLSRC
					rw	rw	rw	rw	rw					rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		PPRE2			PPRE1			HPRE				SWS		SW	
		rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	r	r	rw	rw

Bit	Field	Type	Reset	Description
31 : 27	Reserved			始终读为 0
26 : 24	MCO[2: 0]	rw	0	MCO[2: 0]: 微控制器时钟输出 (Microcontroller clock output) 由软件置 ‘1’ 或清零。 00x : 没有时钟输出; 010 : LSI 时钟输出; 011 : LSE 时钟输出; 100: 系统时钟 (SYSCLK) 输出; 101: HSI 时钟输出; 110: HSE 时钟输出; 111: PLL 时钟 2 分频后输出。 注意: - 该时钟输出在启动和切换 MCO 时钟源时可能会被截断。 - 系统时钟作为输出至 MCO 管脚时, 请保证输出时钟频率不超过 50MHz(IO 口最高频率)
23: 22	USBPRE	rw	0	USBPRE: USB 预分频 (USB prescaler) 由软件置 ‘1’ 或清 ‘0’ 来产生 48MHz 的 USB 时钟。在 RCC_APB1ENR 寄存器中使能 USB 时钟之前, 必须保证该位已经有效。 00: PLL 时钟直接作为 USB 时钟 01: PLL 时钟 2 分频作为 USB 时钟 10: PLL 时钟 3 分频作为 USB 时钟 11: PLL 时钟 4 分频作为 USB 时钟
17	PLLXTPRE	rw	0	PLLXTPRE: HSE 分频器作为 PLL 输入 (HSE divider for PLL entry) 由软件置 ‘1’ 或清 ‘0’ 来分频 HSE 后作为 PLL 输入时钟。该位只有在 PLL 关闭时才可以被写入。 0: HSE 不分频 1: HSE2 分频

Bit	Field	Type	Reset	Description
16	PLLSRC	rw	0	PLLSRC: PLL 输入时钟源 (PLL entry clock source) 由软件置 ‘1’ 或清 ‘0’ 来选择 PLL 输入时钟源。该位只有在 PLL 关闭时才可以被写入。 0: HSI 时钟 4 分频后作为 PLL 输入时钟 1: HSE 时钟作为 PLL 输入时钟
15: 14	Reserved			始终读为 0
13: 11	PPRE2	rw	0	PPRE2: 高速 APB 预分频 (APB2)(APB high-speed prescaler(APB2)) 由软件置 ‘1’ 或清 ‘0’ 来控制高速 APB2 时钟 (PCLK2) 的预分频系数。 0xx: HCLK 不分频 100: HCLK 2 分频 101: HCLK 4 分频 110: HCLK 8 分频 111: HCLK 16 分频
10: 8	PPRE1	rw	0	PPRE1: 低速 APB 预分频 (APB1)(APB low-speed prescaler(APB1)) 由软件置 ‘1’ 或清 ‘0’ 来控制低速 APB1 时钟 (PCLK1) 的预分频系数。 0xx: HCLK 不分频 100: HCLK 2 分频 101: HCLK 4 分频 110: HCLK 8 分频 111: HCLK 16 分频
7: 4	HPRE	rw	0	HPRE: AHB 预分频 (AHB Prescaler) 由软件置 ‘1’ 或清 ‘0’ 来控制 AHB 时钟的预分频系数。 0xxx: SYSCLK 不分频 1000: SYSCLK 2 分频 1001: SYSCLK 4 分频 1010: SYSCLK 8 分频 1011: SYSCLK 16 分频 1100: SYSCLK 64 分频 1101: SYSCLK 128 分频 1110: SYSCLK 256 分频 1111: SYSCLK 512 分频 注意: 当 AHB 时钟的预分频系数大于 1 时, 必须开启预取缓冲器。详见读闪存存储器一节。

Bit	Field	Type	Reset	Description
3: 2	SWS	r	0	SWS: 系统时钟切换状态 (System clock switch status) 由硬件置 ‘1’ 或清 ‘0’ 来指示哪一个时钟源被作为系统时钟。 00: HSI 6 分频作为系统时钟; 01: HSE 作为系统时钟; 10: PLL 输出作为系统时钟; 11: 不可用。
1: 0	SW	rw	0	SW: 系统时钟切换 (System clock switch) 由软件置 ‘1’ 或清 ‘0’ 来选择系统时钟源。 在从停止或待机模式中返回时或直接或间接作为系统时钟的 HSE 出现故障时, 由硬件强制选择 00: HSI 6 分频作为系统时钟; 01: HSE 作为系统时钟; 10: PLL 输出作为系统时钟; 11: 不可用。

7.3.3 时钟中断寄存器 (RCC_CIR)

起始地址: 0x40021000

地址偏移: 0x08

复位值: 0x0000 0000

访问: 无等待周期, 字, 半字和字节访问

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								CSSC	Reserved		PLL RDYC	HSE RDYC	HSI RDYC	LSE RDYC	LSI RDYC
								rc_w1		rc_w1		rc_w1	rc_w1	rc_w1	rc_w1
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			PLL RDYIE	HSE RDYIE	HSI RDYIE	LSE RDYIE	LSI RDYIE	CSSF	Reserved		PLL RDYF	HSE RDYF	HSI RDYF	LSE RDYF	LSI RDYF
			rw	rw	rw	rw	rw	r			r	r	r	r	r

Bit	Field	Type	Reset	Description
31 : 24	Reserved			始终读为 0
23	CSSC	rc_w1	0	CSSC: 清除时钟安全系统中断 (Clock security system interrupt clear) 由软件置 ‘1’ 来清除 CSSF 安全系统中断标志位 CSSF。 0: 无作用 1: 清除 CSSF 安全系统中断标志位
22 : 21	Reserved			始终读为 0

Bit	Field	Type	Reset	Description
20	PLLRDYC	rc_w1	0	PLLRDYC: 清除 PLL 就绪中断 (PLL ready interrupt clear) 由软件置 ‘1’ 来清除 PLL 就绪中断标志位 PLLRDYF。 0: 无作用 1: 清除 PLL 就绪中断标志位 PLLRDYF
19	HSERDYC	rc_w1	0	HSERDYC: 清除 HSE 就绪中断 (HSE ready interrupt clear) 由软件置 ‘1’ 来清除 HSE 就绪中断标志位 HSERDYF。 0: 无作用 1: 清除 HSE 就绪中断标志位 HSERDYF
18	HSIRDYC	rc_w1	0	HSIRDYC: 清除 HSI 就绪中断 (HSI ready interrupt clear) 由软件置 ‘1’ 来清除 HSI 就绪中断标志位 HSIRDYF。 0: 无作用 1: 清除 HSI 就绪中断标志位 HSIRDYF
17	LSERDYC	rc_w1	0	LSERDYC: 清除 LSE 就绪中断 (LSE ready interrupt clear) 由软件置 ‘1’ 来清除 LSE 就绪中断标志位 LSERDYF。 0: 无作用 1: 清除 LSE 就绪中断标志位 LSERDYF
16	LSIRDYC	rc_w1	0	LSIRDYC: 清除 LSI 就绪中断 (LSI ready interrupt clear) 由软件置 ‘1’ 来清除 LSI 就绪中断标志位 LSIRDYF。 0: 无作用 1: 清除 LSI 就绪中断标志位 LSIRDYF
15: 13	Reserved			始终读为 0
12	PLLRDYIE	rw	0	PLLRDYIE: PLL 就绪中断使能 (PLL ready interrupt enable) 由软件置 ‘1’ 或清 ‘0’ 来使能或关闭 PLL 就绪中断。 0: PLL 就绪中断关闭 1: PLL 就绪中断使能
11	HSERDYIE	rw	0	HSERDYIE: HSE 就绪中断使能 (HSE ready interrupt enable) 由软件置 ‘1’ 或清 ‘0’ 来使能或关闭外部振荡器就绪中断。 0: HSE 就绪中断关闭 1: HSE 就绪中断使能
10	HSIRDYIE	rw	0	HSIRDYIE: HSI 就绪中断使能 (HSI ready interrupt enable) 由软件置 ‘1’ 或清 ‘0’ 来使能或关闭内部 8MHz 振荡器就绪中断。 0: HSI 就绪中断关闭 1: HSI 就绪中断使能

Bit	Field	Type	Reset	Description
9	LSERDYIE	rw	0	LSERDYIE: LSE 就绪中断使能 (LSE ready interrupt enable) 由软件置 ‘1’ 或清 ‘0’ 来使能或关闭外部 32KHz 振荡器就绪中断。 0: LSE 就绪中断关闭 1: LSE 就绪中断使能
8	LSIRDYIE	rw	0	LSIRDYIE: LSI 就绪中断使能 (LSI ready interrupt enable) 由软件置 ‘1’ 或清 ‘0’ 来使能或关闭内部 40KHz 振荡器就绪中断。 0: LSI 就绪中断关闭 1: LSI 就绪中断使能
7	CSSF	r	0	CSSF: 时钟安全系统中断标志 (Clock security system interrupt flag) 在外部振荡器时钟出现故障时, 由硬件置 ‘1’。 由软件通过置 ‘1’ CSSC 位来清除。 0: 无 HSE 时钟失效产生的安全系统中断 1: HSE 时钟失效导致了时钟安全系统中断
6: 5	Reserved			始终读为 0
4	PLLRDYF	r	0	PLLRDYF: PLL 就绪中断标志 (PLL ready interrupt flag) 在 PLL 就绪且 PLLRDYIE 位被置 ‘1’ 时, 由硬件置 ‘1’。 由软件通过置 ‘1’ PLLRDYC 位来清除。 0: 无 PLL 上锁产生的时钟就绪中断 1: PLL 上锁导致时钟就绪中断
3	HSERDYF	r	0	HSERDYF: HSE 就绪中断标志 (HSE ready interrupt flag) 在外部低速时钟就绪且 HSERDYIE 位被置 ‘1’ 时, 由硬件置 ‘1’。 由软件通过置 ‘1’ HSERDYC 位来清除。 0: 无外部振荡器产生的时钟就绪中断 1: 外部振荡器导致时钟就绪中断
2	HSIRDYF	r	0	HSIRDYF: HSI 就绪中断标志 (HSI ready interrupt flag) 在内部高速时钟就绪且 HSIRDYIE 位被置 ‘1’ 时, 由硬件置 ‘1’。 由软件通过置 ‘1’ HSIRDYC 位来清除。 0: 无内部 HSI 振荡器产生的时钟就绪中断 1: 内部 HSI 振荡器导致时钟就绪中断

Bit	Field	Type	Reset	Description
1	LSERDYF	r	0	LSERDYF: LSE 就绪中断标志 (LSE ready interrupt flag) 在外部低速时钟就绪且 LSERDYIE 位被置 '1' 时, 由硬件置 '1'。 由软件通过置 '1' LSERDYC 位来清除。 0: 无外部 32KHz 振荡器产生的时钟就绪中断; 1: 外部 32KHz 振荡器导致时钟就绪中断。
0	LSIRDYF	r	0	LSIRDYF: LSI 就绪中断标志 (LSI ready interrupt flag) 在内部低速时钟就绪且 LSIRDYIE 位被置 '1' 时, 由硬件置 '1'。 由软件通过置 '1' LSIRDYC 位来清除。 0: 无内部 40KHz 振荡器产生的时钟就绪中断; 1: 内部 40KHz 振荡器导致时钟就绪中断。

7.3.4 APB2 外设复位寄存器 (RCC_APB2RSTR)

起始地址: 0x40021000

地址偏移: 0x0c

复位值: 0x0000 0000

访问: 无等待周期, 字, 半字和字节访问

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	UART1	Res.	SPI1	TIM1	ADC2	ADC1	Reserved		IOPE	IOPD	IOPC	IOPB	IOPA	Res.	AFIO
	rw		rw	rw	rw	rw			rw	rw	rw	rw	rw		rw

Bit	Field	Type	Reset	Description
31 : 15	Reserved			始终读为 0
14	UART1	rw	0	UART1: UART1 复位 (UART1 reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 UART1
13	Reserved			始终读为 0
12	SPI1	rw	0	SPI1: SPI1 复位 (SPI1 reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 SPI1

Bit	Field	Type	Reset	Description
11	TIM1	rw	0	TIM1: TIM1 定时器复位 (TIM1 timer reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 TIM1 定时器
10	ADC2	rw	0	ADC2: ADC2 接口复位 (ADC2 interface reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 ADC2 接口
9	ADC1	rw	0	ADC1: ADC1 接口复位 (ADC1 interface reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 ADC1 接口
8: 7	Reserved			始终读为 0
6	IOPE	rw	0	IOPE: IO 端口 E 复位 (IO port E reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 IO 端口 E
5	IOPD	rw	0	IOPD: IO 端口 D 复位 (IO port D reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 IO 端口 D
4	IOPC	rw	0	IOPC: IO 端口 C 复位 (IO port C reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 IO 端口 C
3	IOPB	rw	0	IOPB: IO 端口 B 复位 (IO port B reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 IO 端口 B
2	IOPA	rw	0	IOPA: IO 端口 A 复位 (IO port A reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 IO 端口 A
1	Reserved			始终读为 0
0	AFIO	rw	0	AFIO: 辅助功能 IO 复位 (Alternate function I/O reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位辅助功能

Bit	Field	Type	Reset	Description
0	SYSCFG	rw	0	SYSCFG: 系统配置寄存器复位 (System Configuration register reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 SYSCFG

7.3.5 APB1 外设复位寄存器 (RCC_APB1RSTR)

起始地址: 0x40021000

地址偏移: 0x10

复位值: 0x0000 0000

访问: 无等待周期, 字, 半字和字节访问

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	DAC	PWR	BKP	Res.	Res.	CRS	USB	I2C2	I2C1	Reserved	UART3	UART2	Res.		
	rw	rw	rw			rw	rw	rw	rw		rw	rw			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	SIP2	Reserved	WWDG	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved	TIM4	TIM3	TIM2
rw	rw		rw										rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 30	Reserved			始终读为 0
29	DAC	rw	0	DAC: DAC 接口复位 (DAC interface reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 DAC 接口
28	PWR	rw	0	PWR: 电源接口复位 (Power interface reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位电源接口
27	BKP	rw	0	BKP: 备份接口复位 (Backup interface reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位备份接口
26:25	Reserved			始终读为 0
24	CRS	rw	0	CRS: CRS 复位 (CRS reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 CRS

Bit	Field	Type	Reset	Description
23	USB	rw	0	USB: USB 复位 (USB reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 USB
22	I ² C2	rw	0	I ² C2: I ² C2 复位 (I ² C2 reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 I ² C2
21	I ² C1	rw	0	I ² C1: I ² C1 复位 (I ² C1 reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 I ² C1
20 : 19	Reserved			始终读为 0
18	UART3	rw	0	UART3: UART3 复位 (UART3 reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 UART3
17	UART2	rw	0	UART2: UART2 复位 (UART2 reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 UART2
16 : 15	Reserved			始终读为 0
14	SPI2	rw	0	SPI2: SPI2 复位 (SPI2 reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 SPI2
13 : 12	Reserved			始终读为 0
11	WWDG	rw	0	WWDG: 窗口看门狗复位 (Window watchdog reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位窗口看门狗
10 : 3	Reserved			始终读为 0
2	TIM4	rw	0	TIM4: 定时器 4 复位 (Timer4 reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 TIM4 定时器
1	TIM3	rw	0	TIM3: 定时器 3 复位 (Timer3 reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 TIM3 定时器

Bit	Field	Type	Reset	Description
0	TIM2	rw	0	TIM2: 定时器 2 复位 (Timer2 reset) 由软件置 '1' 或清 '0'。 0: 无作用 1: 复位 TIM2 定时器

7.3.6 AHB 外设时钟使能寄存器 (RCC_AHBENR)

起始地址: 0x40021000

地址偏移: 0x14

复位值: 0x0000 0014

访问: 无等待周期, 字, 半字和字节访问

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									CRC	Res.	FLITF	Res.	SRAM	Res.	DMA
									rw		rw		rw		rw

Bit	Field	Type	Reset	Description
31 : 7	Reserved			始终读为 0
6	CRC	rw	0	CRC: CRC 时钟使能 (CRC clock enable) 由软件置 '1' 或清 '0'。 0: CRC 时钟关闭 1: CRC 时钟开启
5	Reserved			始终读为 0
4	FLITF	rw	1	FLITF: 闪存接口电路时钟使能 (FLITF clock enable) 由软件置 '1' 或清 '0' 来开启或关闭睡眠模式时闪存接口电路时钟。 0: 睡眠模式时闪存接口电路时钟关闭 1: 睡眠模式时闪存接口电路时钟开启
3	Reserved			始终读为 0
2	SRAM	rw	1	SRAM: SRAM 时钟使能 (SRAM interface clock enable) 由软件置 '1' 或清 '0' 来开启或关闭睡眠模式时 SRAM 时钟。 0: 睡眠模式时 SRAM 时钟关闭 1: 睡眠模式时 SRAM 时钟开启
1	Reserved			始终读为 0

Bit	Field	Type	Reset	Description
0	DMA	rw	0	DMA: DMA 时钟使能 (DMA clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: DMA 时钟关闭 1: DMA 时钟开启

7.3.7 APB2 外设时钟使能寄存器 (RCC_APB2ENR)

起始地址: 0x40021000

地址偏移: 0x18

复位值: 0x0000 0000

访问: 无等待周期, 字, 半字和字节访问

注: 当外设时钟没有启动时, 软件不能读出外设寄存器的数值

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	UART1	Res.	SPI1	TIM1	ADC2	ADC1	Reserved			IOPD	IOPC	IOPB	IOPA	Res.	AFIO
	rw		rw	rw	rw	rw				rw	rw	rw	rw		rw

Bit	Field	Type	Reset	Description
31 : 15	Reserved			始终读为 0
14	UART1	rw	0	UART1: UART1 时钟使能 (UART 1 clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: UART1 时钟关闭 1: UART1 时钟开启
13	Reserved			始终读为 0
12	SPI1	rw	0	SPI1: SPI1 时钟使能 (SPI 1 clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: SPI1 时钟关闭 1: SPI1 时钟开启
11	TIM1	rw	0	TIM1: TIM1 定时器时钟使能 (TIM1 Timer clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: TIM1 定时器时钟关闭 1: TIM1 定时器时钟开启
10	ADC2	rw	0	ADC2: ADC2 接口时钟使能 (ADC2 interface clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: ADC2 接口时钟关闭 1: ADC2 接口时钟开启

Bit	Field	Type	Reset	Description
9	ADC1	rw	0	ADC1: ADC1 接口时钟使能 (ADC1 interface clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: ADC1 接口时钟关闭 1: ADC1 接口时钟开启
8: 6	Reserved			始终读为 0
5	IOPD	rw	0	IOPD: IO 端口 D 时钟使能 (I/O port D clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: IO 端口 D 时钟关闭 1: IO 端口 D 时钟开启
4	IOPC	rw	0	IOPC: IO 端口 C 时钟使能 (I/O port C clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: IO 端口 C 时钟关闭 1: IO 端口 C 时钟开启
3	IOPB	rw	0	IOPB: IO 端口 B 时钟使能 (I/O port B clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: IO 端口 B 时钟关闭 1: IO 端口 B 时钟开启
2	IOPA	rw	0	IOPA: IO 端口 A 时钟使能 (I/O port A clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: IO 端口 A 时钟关闭 1: IO 端口 A 时钟开启
1	Reserved			始终读为 0
0	AFIO	rw	0	AFIO: 辅助功能 IO 时钟使能 (Alternate function I/O clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: 辅助功能 IO 时钟关闭 1: 辅助功能 IO 时钟开启
0	SYSCFG	rw	0	SYSCFG: 系统配置寄存器时钟使能 (System configuration register enable) 由软件置 ‘1’ 或清 ‘0’。 0: 系统配置寄存器时钟关闭 1: 系统配置寄存器时钟开启

7.3.8 APB1 外设时钟使能寄存器 (RCC_APB1ENR)

起始地址: 0x40021000

地址偏移: 0x1c

复位值: 0x0000 0000

访问: 无等待周期, 字, 半字和字节访问

注: 当外设时钟没有启动时, 软件不能读出外设寄存器的数值, 返回的数值始终是 0x0

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved	DAC	PWR	BKP	Reserved	CRS	USB	I2C2	I2C1	Reserved	UART3	UART2	Res.			
	rw	rw	rw		rw	rw	rw	rw			rw	rw			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	SIP2	Reserved	WWDG	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved	TIM4	TIM3	TIM2
	rw		rw										rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 30	Reserved			始终读为 0
29	DAC	rw	0	DAC: DAC 接口时钟使能 (DAC interface clock enable) 由软件置 '1' 或清 '0'。 0: DAC 接口时钟关闭 1: DAC 接口时钟开启
28	PWR	rw	0	PWR: 电源接口时钟使能 (Power interface clock enable) 由软件置 '1' 或清 '0'。 0: 电源接口时钟关闭 1: 电源接口时钟开启
27	BKP	rw	0	BKP: 备份接口时钟使能 (Backup interface clock enable) 由软件置 '1' 或清 '0'。 0: 备份接口时钟关闭 1: 备份接口时钟开启
26:25	Reserved			始终读为 0
24	CRS	rw	0	CRS: CRS 时钟使能 (CRS clock enable) 由软件置 '1' 或清 '0'。 0: CRS 时钟关闭 1: CRS 时钟开启
23	USB	rw	0	USB: USB 时钟使能 (USB clock enable) 由软件置 '1' 或清 '0'。 0: USB 时钟关闭 1: USB 时钟开启
22	I ² C2	rw	0	I ² C2: I ² C2 时钟使能 (I ² C2 clock enable) 由软件置 '1' 或清 '0'。 0: I ² C 2 时钟关闭 1: I ² C 2 时钟开启
20: 19	Reserved			始终读为 0
18	UART3	rw	0	UART3: UART3 时钟使能 (UART3 clock enable) 由软件置 '1' 或清 '0'。 0: UART3 时钟关闭 1: UART3 时钟开启

Bit	Field	Type	Reset	Description
17	UART2	rw	0	UART2: UART2 时钟使能 (UART2 clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: UART2 时钟关闭 1: UART2 时钟开启
16: 15	Reserved			始终读为 0
14	SPI2	rw	0	SPI2: SPI2 时钟使能 (SPI2 clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: SPI2 时钟关闭 1: SPI2 时钟开启
13: 12	Reserved			始终读为 0
11	WWDG	rw	0	WWDG: 窗口看门狗时钟使能 (Window watchdog clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: 窗口看门狗时钟关闭 1: 窗口看门狗时钟开启
10: 3	Reserved			始终读为 0
2	TIM4	rw	0	TIM4: 定时器 4 时钟使能 (Timer4 clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: 定时器 4 时钟关闭 1: 定时器 4 时钟开启
1	TIM3	rw	0	TIM3: 定时器 3 时钟使能 (Timer3 clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: 定时器 3 时钟关闭 1: 定时器 3 时钟开启
0	TIM2	rw	0	TIM2: 定时器 2 时钟使能 (Timer2 clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: 定时器 2 时钟关闭 1: 定时器 2 时钟开启

7.3.9 备份域控制寄存器 (RCC_BDCR)

起始地址: 0x40021000

地址偏移: 0x20

复位值: 0x0000 0000, 只能由备份域复位有效复位

访问: 0~3 等待周期, 字, 半字和字节访问

当连续对该寄存器进行访问时, 将插入等待状态。

注: 备份域控制寄存器中 (RCC_BDCR) 的 LSEON、LSEBYP、RTCSEL 和 RTCEN 位处于备份域。因此, 这些位在复位后处于写保护状态, 只有在电源控制寄存器 (PWR_CR) 中的 DBP 位置 ‘1’ 后才能对这些位进行改动。这些位只能由备份域复位清除。任何内部或外部复位都不会影响这些位。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															BDRST
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RTCEN	Reserved					RTCSEL		Reserved					LSEBYP	LSERDY	LSEON
rw						rw	rw						rw	r	rw

Bit	Field	Type	Reset	Description
31 : 17	Reserved			始终读为 0
16	BDRST	rw	0	BDRST: 备份域软件复位 (Backup domain software reset) 由软件置 ‘1’ 或清 ‘0’。 0: 复位未激活 1: 复位整个备份域
15	RTCEN	rw	0	RTCEN: RTC 时钟使能 (RTC clock enable) 由软件置 ‘1’ 或清 ‘0’。 0: RTC 时钟关闭 1: RTC 时钟开启
14: 10	Reserved			始终读为 0
9: 8	RTCSEL[1:0]	rw	0	RTCSEL[1: 0]: RTC 时钟源选择 (RTC clock source selection) 由软件设置来选择 RTC 时钟源。一旦 RTC 时钟源被选定, 直到下次后备域被复位, 它不能被改变。可通过设置 BDRST 位来清除。 00: 无时钟 01: LSE 振荡器作为 RTC 时钟 10: LSI 振荡器作为 RTC 时钟 11: HSE 振荡器在 128 分频后作为 RTC 时钟
7: 3	Reserved			始终读为 0
2	LSEBYP	rw	0	LSEBYP: 外部低速时钟振荡器旁路 (External low-speed oscillator bypass) 在调试模式下由软件置 ‘1’ 或清 ‘0’ 来旁路 LSE。只有在外置 32KHz 振荡器关闭时, 才能写入该位。 0: LSE 时钟未被旁路 1: LSE 时钟被旁路

Bit	Field	Type	Reset	Description
1	LSERDY	r	0	LSE RDY: 外部低速 LSE 就绪 (External low-speed oscillator ready) 由硬件置 ‘1’ 或清 ‘0’ 来指示是否外部 32KHz 振荡器就绪。在 LSEON 被清零后, 该位需要 6 个外部低速振荡器的周期才被清零。 0: 外部 32KHz 振荡器未就绪 1: 外部 32KHz 振荡器就绪
0	LSEON	rw	0	LSE ON: 外部低速振荡器使能 (External low-speed oscillator enable) 由软件置 ‘1’ 或清 ‘0’ 0: 外部 32KHz 振荡器关闭 1: 外部 32KHz 振荡器开启

7.3.10 控制状态寄存器寄存器 (RCC_CSR)

起始地址: 0x40021000

地址偏移: 0x24

复位值: 0x0C00 0000, 除复位标志位由系统复位清除, 复位标志只能由电源复位清除。

访问: 0 ~ 3 等待周期, 字, 半字和字节访问

当连续对该寄存器进行访问时, 将插入等待状态。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved							RMVF	Reserved							
rc_w1															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													LSIRDY	LSION	
													r	rw	

Bit	Field	Type	Reset	Description
31:25	Reserved			读操作返回 0
24	RMVF	rc_w1	0	RMVF: 清除复位标志 (Remove reset flag) 由软件置 ‘1’ 来清除复位标志。 0: 无作用 1: 清除复位标志
23 : 2	Reserved			始终读为 0

Bit	Field	Type	Reset	Description
1	LSIRDY	r	0	LSIRDY: 内部低速时钟就绪 (Internal low-speed oscillator ready) 由硬件置 ‘1’ 或清 ‘0’ 来指示内部 40KHz 振荡器是否就绪。 在 LSION 清零后, 3 个内部 40KHz 振荡器的周期后 LSIRDY 被清零。 0: 内部 40KHz 振荡器时钟未就绪 1: 内部 40KHz 振荡器时钟就绪
0	LSION	rw	0	LSION: 内部低速振荡器使能 (Internal low-speed oscillator enable) 由软件置 ‘1’ 或清 ‘0’。 0: 内部 40KHz 振荡器关闭 1: 内部 40KHz 振荡器开启

7.3.11 系统配置寄存器 (RCC_SYSCFG)

起始地址: 0x40021000 地址偏移: 0x40

复位值: 0x0C00 0000, 除复位标志位由系统复位清除, 复位标志只能由电源复位清除。

访问: 0 ~ 3 等待周期, 字, 半字和字节访问

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													RCC_SYSCFG[1]	Res.	
															rw

Bit	Field	Type	Reset	Description
31: 2	Reserved		0x0C	始终读为 0
1	RCC_SYSCFG[1]	rw	0	RCC_SYSCFG[1]: Flash 页擦除时擦除的大小。 1: 1K 字节 0: 512 字节
0	Reserved			读出恒为 1

8 通用和复用功能 I/O(GPIO 和 AFIO)

8.1 GPIO 功能描述

每个 GPIO 端口有两个 32 位配置寄存器 (GPIOx_CRL, GPIOx_CRH), 两个 32 位数据寄存器 (GPIOx_IDR 和 GPIOx_ODR), 一个 32 位置位/复位寄存器 (GPIOx_BSRR), 一个 16 位复位寄存器 (GPIOx_BRR) 和一个 32 位锁定寄存器 (GPIOx_LCKR)。

GPIO 端口的每个位可以由软件分别配置成多种模式。

- 输入浮空
- 输入上拉
- 输入下拉
- 模拟输入
- 开漏输出
- 推挽式输出
- 推挽式复用功能
- 开漏复用功能

每个 I/O 端口可以自由编程, 然而必须按照 32 位字访问 I/O 端口寄存器 (不允许半字或字节访问)。

GPIOx_BSRR 和 GPIOx_BRR 寄存器允许对任何 GPIO 寄存器进行读/更改的独立访问; 这样, 在读更改访问之间产生 IRQ 不会发生危险。

下图给出了一个 I/O 端口位的基本结构。




图 15. I/O 端口位的基本结构

表 23. 端口位配置表

配置模式		CNF1	CNF0	MODE1	MODE0	PxODR 寄存器
通用输出	推挽 (Push-Pull)	0	0	00		0 或 1
	开漏 (Open-Drain)		1			0 或 1
复用功能输出	推挽 (Push-Pull)	1	0			不使用
	开漏 (Open-Drain)		1			不使用
输入	模拟输入	0	0	00		不使用
	浮空输入		1			不使用
	下拉输入	1	0			0
	上拉输入					1

表 24. 输出模式位

MODE[1: 0]	意义
00	保留
01	最大输出速度为 10MHz
10	最大输出速度为 20MHz
11	最大输出速度为 50MHz

8.1.1 通用 I/O(GPIO)

复位期间和刚复位后，复用功能未开启，I/O 端口被配置成浮空输入模式 (CNF_x[1: 0] = 01b, MODEx[1: 0] = 00b)。

复位后，JTAG 引脚被置于输入上拉或下拉模式：

- PA15: JTDI 置于上拉模式
- PA14: JTCK 置于下拉模式
- PA13: JTMS 置于上拉模式
- PB4: JNTRST 置于上拉模式

复位后，UART 发送引脚被置于上拉模式。

- PA9: UART1 发送端置于上拉模式
- PA2: UART2 发送端置于上拉模式
- PB10: UART3 发送端置于上拉模式

当作为输出配置时，写到输出数据寄存器上的值 (GPIO_x_ODR) 输出到相应的 I/O 引脚。可以以推挽模式或者开漏模式 (当输出 0 时，只有 N-MOS 被打开) 使用输出驱动器。

输入数据寄存器 (GPIO_x_IDR) 在每个 APB2 时钟周期捕捉 I/O 引脚上的数据。

所有 GPIO 引脚有一个内部弱上拉和弱下拉，当配置为输入时，他们可以被激活也可以被断开。

8.1.2 单独的位设置或位清除

当 GPIO_x_ODR 的个别位编程时，软件不需要禁止中断：

在单次 APB2 写操作里，可以只更改一个或多个位。

这是通过对‘置位/复位寄存器’ (GPIOx_BSRR, 复位是 GPIOx_BRR) 中想要更改的位写‘1’来实现的, 没被选择的位将不被更改。

8.1.3 外部中断/唤醒线

所有端口都有外部中断能力。为了使用外部中断线, 端口必须配置成输入模式。更多的关于外部中断的信息, 参考 8.2节: 外部中断/事件控制器 (EXTI)。

8.1.4 复用功能

使用默认复用功能前必须对端口位配置寄存器编程。

- 对于复用的输入功能, 端口必须配置成输入模式 (浮空、上拉或下拉) 且输入管脚必须由外部驱动。

注: 也可以通过软件来模拟复用功能输入管脚, 这种模拟可以通过对 GPIO 控制器编程来实现。此时, 端口应当被设置为复用功能输出模式。显然, 这时相应的管脚不再由外部驱动, 而是通过 GPIO 控制器由软件来驱动。

- 对于复用输出功能, 端口必须配置成复用功能输出模式 (推挽或开漏)。
- 对于双向复用功能, 端口位必须配置复用功能输出模式 (推挽或开漏)。这时, 输入驱动器被配置成浮空输入模式。

如果把端口配置成复用输出功能, 则引脚和输出寄存器断开, 并和片上外设的输出信号连接。如果软件把一个 GPIO 脚配置成复用输出功能, 但是外设没有被激活, 它的输出将不确定。

8.1.5 软件重新映射 I/O 复用功能

为了使不同器件封装的外设 I/O 功能的数量达到最优, 可以把一些复用功能重新映射到其他一些脚上。这可以通过软件配置相应的寄存器来完成 (参考 AFIO 寄存器描述)。

这时, 复用功能就不再映射到它们的原始引脚上。

8.1.6 GPIO 锁定机制

锁定机制允许冻结 IO 配置。当在一个端口位上执行了锁定 (LOCK) 程序, 在下次复位之前, 将不能再更改端口位的配置。

8.1.7 输入配置

当 I/O 端口配置为输入时:

- 输出缓冲器被禁止
- 施密特触发输入被激活
- 根据输入配置 (上拉, 下拉或浮动) 的不同, 弱上拉和下拉的电阻被连接
- 出现在 I/O 脚上的数据在每个 APB2 时钟被采样到输入数据寄存器
- 对输入数据寄存器的读访问可得到 I/O 状态

下图给出了 I/O 端口位的输入配置:




图 16. 输入浮空/上拉/下拉配置

8.1.8 输出配置

当 I/O 端口被配置为输出时：

- 输出缓冲器被激活
 - 开漏模式：输出寄存器上的 ‘0’ 激活 N-MOS，而输出寄存器上的 ‘1’ 将端口置于高阻状态 (P-MOS 从不被激活)
 - 推挽模式：输出寄存器上的 ‘0’ 激活 N-MOS，而输出寄存器上的 ‘1’ 将激活 P-MOS
- 施密特输入被激活
- 弱上拉和下拉电阻被禁止
- 出现在 I/O 脚上的数据在每个 APB2 时钟被采样到输入数据寄存器
- 在开漏模式时，对输入数据寄存器的访问可得到 I/O 状态
- 在推挽模式时，可对输出数据寄存器的读访问得到最后一次写的值。

下图给出了 I/O 端口位的输出配置：




图 17. 输出配置

8.1.9 复用功能配置

当 I/O 端口被配置为复用功能时：

- 在开漏或推挽式配置中，输出缓冲器被打开
- 内置外设的信号驱动输出缓冲器 (复用功能输出)
- 施密特触发输入被激活
- 弱上拉和下拉电阻被禁止
- 在每个 APB2 时钟周期，出现在 I/O 脚上的数据被采样到输入数据寄存器
- 开漏模式时，读输入数据寄存器时可得到 I/O 口状态
- 在推挽模式时，读输出数据寄存器时可得到最后一次写的值

下图给出了 I/O 端口为复用功能的配置。详见 AFIO 寄存器描述。

一组复用功能 I/O 寄存器允许用户把一些复用功能重新映射到不同的引脚。




图 18. 复用功能配置

8.1.10 模拟输入配置

当 I/O 端口被配置成模拟输入配置时：

- 输出缓冲器禁止
- 禁止施密特触发输入，实现了每个模拟 I/O 引脚上的零消耗。施密特触发输出值被强制为 '0'
- 弱上拉和下拉电阻被禁止
- 读取输入数据寄存器时数值为 '0'

下图给出了 I/O 端口位的高阻抗输入配置：




图 19. 高阻抗的模拟输入配置

8.1.11 外设的 GPIO 配置

下列表格列出了各个外设的引脚配置：

表 25. 高级定时器 TIM1

TIM1 引脚	配置	GPIO 配置
TIM1_CHx	输入捕获通道 x	浮空输入
	输出比较通道 x	推挽复用输出
TIM1_CHxN	互补输出通道 x	推挽复用输出
TIM1_BKIN	刹车输入	浮空输入
TIM1_ETR	外部触发时钟输入	浮空输入

表 26. 通用定时器 TIM2/3/4

TIM2/3/4 引脚	配置	GPIO 配置
TIM2/3/4_CHx	输入捕获通道 x	浮空输入
	输出比较通道 x	推挽复用输出
TIM2/3/4_ETR	外部触发时钟输入	浮空输入

表 27. UART

UART 引脚	配置	GPIO 配置
UARTx_TX	串口发送	推挽复用输出
UARTx_RX	串口接收	浮空输入或带上拉输入
UARTx_RTS	硬件流量控制	推挽复用输出
UARTx_CTS	硬件流量控制	浮空输入或带上拉输入

表 28. SPI

SPI 引脚	配置	GPIO 配置
SPIx_SCK	主模式	推挽复用输出
	从模式	浮空输入
SPIx_MOSI	全双工模式/主模式	推挽复用输出
	全双工模式/从模式	浮空输入或带上拉输入
SPIx_MISO	全双工模式/主模式	浮空输入或带上拉输入
	全双工模式/从模式	推挽复用输出
SPIx_NSS	硬件主/从模式	浮空输入或带上拉输入或带下拉输入
	硬件主模式/NSS 输出使能	推挽复用输出
	软件模式	未用，可作为通用 I/O

表 29. I²C

I ² C 引脚	配置	GPIO 配置
I ² Cx_SCL	I ² C 时钟	开漏复用输出
I ² Cx_SDA	I ² C 数据	开漏复用输出

表 30. ADC

ADC 引脚	GPIO 配置
ADC	模拟输入

表 31. 其他 I/O 引脚

引脚	配置	GPIO 配置
TAMPER-RTC	RTC 输出	当配置 BKP_CP 和 BKP_RTCCR 寄存器时，由硬件强制设置
	侵入事件输入	
MCO	时钟输出	推挽复用输出
EXTI 输入线	外部中断输入	浮空输入或带上拉输入或下拉输入

8.2 GPIO 寄存器描述

表 32. GPIO 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	GPIOx_CRL	端口配置低寄存器	0xFFFFFFFF	小节 8.2.1
0x04	GPIOx_CRH	端口配置高寄存器	0xFFFFFFFF	小节 8.2.2
0x08	GPIOx_IDR	端口输入数据寄存器	0x0000XXXX	小节 8.2.3
0x0C	GPIOx_ODR	端口输出数据寄存器	0x00000XXX	小节 8.2.4
0x10	GPIOx_BSRR	端口设置/清除寄存器	0x00000000	小节 8.2.5
0x14	GPIOx_BRR	端口位清除寄存器	0x00000000	小节 8.2.6
0x18	GPIOx_LCKR	端口配置锁定寄存器	0x00000000	小节 8.2.7

8.2.1 端口配置低寄存器 (GPIOx_CRL)(x = A..D)

起始地址: $0x48000000 + (x - 'A') * 400$

偏移地址: 0x00

复位值: GPIOA_CRL: 0x4444 4844

GPIOB_CRL: 0x4444 4444

GPIOC_CRL: 0x4444

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNF7[1:0]	CNF7[1:0]	MODE7[1:0]	MODE7[1:0]	CNF6[1:0]	CNF6[1:0]	MODE6[1:0]	MODE6[1:0]	CNF5[1:0]	CNF5[1:0]	MODE5[1:0]	MODE5[1:0]	CNF4[1:0]	CNF4[1:0]	MODE4[1:0]	MODE4[1:0]
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNF3[1:0]	CNF3[1:0]	MODE3[1:0]	MODE3[1:0]	CNF2[1:0]	CNF2[1:0]	MODE2[1:0]	MODE2[1:0]	CNF1[1:0]	CNF1[1:0]	MODE1[1:0]	MODE1[1:0]	CNF0[1:0]	CNF0[1:0]	MODE0[1:0]	MODE0[1:0]
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31: 30 27: 26 23: 22 19: 18 15: 14 11: 10 7: 6 3: 2	CNFy[1: 0]	rw		端口 x 配置位 (0...7)(Port x configuration bits) 软件通过这些位配置相应的 I/O 端口, 请参考表 23 端口位配置表 在输入模式 (MODE[1: 0] = 00): 00: 模拟输入模式 01: 浮空输入模式 10: 上拉/下拉输入模式 11: 保留 在输出模式 (MODE[1: 0] > 00): 00: 通用推挽输出模式 01: 通用开漏输出模式 10: 复用功能推挽输出模式 11: 复用功能开漏输出模式

Bit	Field	Type	Reset	Description
29: 28 25: 24 21: 20 17: 16 13: 12 9: 8 5: 4 1: 0	MODEy[1: 0]	rw		端口 x 的模式位 (y = 0...7)(Port x mode bits) 软件通过这些位配置相应的 I/O 端口, 请参考表 23 端口位配置表 00: 输入模式 (复位后的状态) 01: 输出模式, 最大速度 10MHz 10: 输出模式, 最大速度 2MHz 11: 输出模式, 最大速度 50MHz

8.2.2 端口配置高寄存器 (GPIOx_CRH)(x = A..D)

起始地址: $0x48000000 + (x - 'A') * 400$

偏移地址: 0x04

复位值: GPIOA_CRH: 0x4444 4484

GPIOB_CRH: 0x4444 4844

GPIOC_CRH: 0x4444 4444

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNF15[1:0]	MODE15[1:0]	CNF14[1:0]	MODE14[1:0]	CNF13[1:0]	MODE13[1:0]	CNF12[1:0]	MODE12[1:0]	CNF11[1:0]	MODE11[1:0]	CNF10[1:0]	MODE10[1:0]	CNF9[1:0]	MODE9[1:0]	CNF8[1:0]	MODE8[1:0]
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNF11[1:0]	MODE11[1:0]	CNF10[1:0]	MODE10[1:0]	CNF9[1:0]	MODE9[1:0]	CNF8[1:0]	MODE8[1:0]	CNF7[1:0]	MODE7[1:0]	CNF6[1:0]	MODE6[1:0]	CNF5[1:0]	MODE5[1:0]	CNF4[1:0]	MODE4[1:0]
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31: 30 27: 26 23: 22 19: 18 15: 14 11: 10 7: 6 3: 2	CNFy[1: 0]	rw		端口 x 配置位 (8...15)(Port x configuration bits) 软件通过这些位配置相应的 I/O 端口, 请参考表 23 端口位配置表 在输入模式 (MODE[1: 0] = 00): 00: 模拟输入模式 01: 浮空输入模式 10: 上拉/下拉输入模式 11: 保留 在输出模式 (MODE[1: 0] > 00): 00: 通用推挽输出模式 01: 通用开漏输出模式 10: 复用功能推挽输出模式 11: 复用功能开漏输出模式

Bit	Field	Type	Reset	Description
29: 28 25: 24 21: 20 17: 16 13: 12 9: 8 5: 4 1: 0	MODEy[1: 0]	rw		端口 x 的模式位 (y = 8...15)(Port x mode bits) 软件通过这些位配置相应的 I/O 端口, 请参考表 23 端口位配置表 00: 输入模式 (复位后的状态) 01: 输出模式, 最大速度 10MHz 10: 输出模式, 最大速度 20MHz 11: 输出模式, 最大速度 50MHz

8.2.3 端口输入数据寄存器 (GPIOx_IDR)(x = A..D)

起始地址: $0x48000000 + (x - 'A') * 400$

偏移地址: 0x08

复位值: 0x0000 XXXX

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IDR[15:0]															
r															

Bit	Field	Type	Reset	Description
31: 16	Reserved			保留, 始终读为 0。
15: 0	IDRy[15: 0]	r	XXXXh	端口输入数据 (y = 0..15)(Port input data) 这些位为只读只能以字 (16 位) 的形式读出, 读出的值为对应的 I/O 口的状态。

8.2.4 端口输出数据寄存器 (GPIOx_ODR)(x = A..D)

起始地址: $0x48000000 + (x - 'A') * 400$

偏移地址: 0x0C

复位值: GPIOA_ODR: 0x0204

GPIOB_ODR: 0x0400

GPIOC_ODR: 0x0000

GPIOD_ODR: 0x0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ODR[15:0]															
rw															

Bit	Field	Type	Reset	Description
31: 16	Reserved			保留，始终读为 0。
15: 0	ODRy[15: 0]	rw		端口输出数据 ($y = 0..15$)(Port output data) 这些位为可读并只能以字 (16 位) 的形式操作。 注：对 GPIOx_BSRR($x = A..E$)，可以分别地对各个 ODR 位进行独立的设置/清除。

8.2.5 端口设置/清除寄存器 (GPIOx_BSRR)($x = A..D$)

起始地址: $0x48000000 + (x - 'A') * 400$

偏移地址: 0x10

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BR15	BR14	BR13	BR12	BR11	BR10	BR9	BR8	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BS15	BS14	BS13	BS12	BS11	BS10	BS9	BS8	BS7	BS6	BS5	BS4	BS3	BS2	BS1	BS0
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

Bit	Field	Type	Reset	Description
31: 16	BRy	w	000h	清除端口 x 的位 $y(y = 0..15)$ (Port x Reset bit y) 这些位只能写入并只能以字 (16 位) 的形式操作。 0: 对对应的 ODRy 位不产生影响 1: 清除对应的 ODRy 位为 0
15: 0	BSy	w	000h	设置端口 x 的位 $y(y = 0..15)$ (Port x Set bit y) 这些位只能写入并只能以字 (16 位) 的形式操作。 0: 对应的 ODRy 位不产生影响 1: 设置对应的 ODRy 位为 1

8.2.6 端口位清除寄存器 (GPIOx_BRR)($x = A..D$)

起始地址: $0x48000000 + (x - 'A') * 400$

偏移地址: 0x14

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BR[15:0]															
w															

Bit	Field	Type	Reset	Description
31: 16	Reserved		000h	保留
15: 0	BRy	w	000h	清除端口 x 的位 y(y = 0…15)(Port x Reset bit y) 这些位只能写入并只能以字 (16 位) 的形式操作。 0: 对应的 ODRy 位不产生影响 1: 清除对应的 ODRy 位为 0

8.2.7 端口配置锁定寄存器 (GPIOx_LCKR)(x = A..D)

当执行正确的写序列设置了位 16(LCKK) 时, 该寄存器用来锁定端口位的配置。位 [15:0] 用于锁定 GPIO 端口的配置。在规定的写入操作期间, 不能改变 LCKP[15:0]。当对响应的端口位执行了 LOCK 序列后, 在下次系统复位之前将不能再更改端口位的配置。

每个锁定位锁定控制寄存器 (CRL, CRH) 中相应的 4 个位。

起始地址: $0x48000000 + (x - 'A') * 400$

地址偏移: 0x18

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LCKK
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LCK[15:0]															
rw															

Bit	Field	Type	Reset	Description
31: 17	Reserved		000h	保留

Bit	Field	Type	Reset	Description
16	LCKK	rw	000h	锁键 (Lock key) 该位可随时读出，它只可通过锁键写入序列修改。 0: 端口配置锁键位激活 1: 端口配置锁键位被激活，下次系统复位前 GPIOx_LCKR 寄存器被锁住 锁键的写入序列: 写 1-> 写 0-> 写 1-> 读 0-> 读 1 最后一个读可省略，但可以用来确认锁键已被激活。 注：在操作锁键的写入序列时，不能改变 LCK[15: 0] 的值。操作锁键写入序列中的任何错误将不能激活锁键。
15: 0	LCKy	rw	000h	端口 x 的锁位 y(y = 0...15)(Port x Lock bit y) 这些位可读可写但只能在 LCKK 位为 0 时写入。 0: 不锁定端口的配置 1: 锁定端口的配置

8.3 复用功能 I/O 和调试配置 (AFIO)

为了优化外设数目，可以把一些复用功能重新映射到其他引脚上。设置复用重映射和调试 I/O 配置寄存器 (AFIO_MAPR) 实现引脚的重新映射。这时，复用功能不再映射到它们的原始分配上。

8.3.1 把 OSC32_IN/OSC32_OUT 作为 GPIO 端口 PC14/PC15

当 LSE 振荡器关闭时，LSE 振荡器引脚 OSC32_IN/OSC32_OUT 可以分别用作 GPIO 的 PC14/PC15，LSE 功能时钟优先于通用 I/O 的功能。

注：当关闭 1.8V 电压区 (进入待机模式) 或后备区域使用 VBAT 供电 (不再有 VDD 供电) 时，不能使用 PC14/PC15 的 GPIO 口功能。

8.3.2 把 OSC_IN/OSC_OUT 引脚作为 GPIO PD0/PD1

外部振荡器引脚 OSC_IN/OSC_OUT 可以用作 GPIO 的 PD0/PD1，需先关闭内部低速时钟，再通过设置复用重映射和调试 I/O 配置寄存器 (AFIO_MAPR) 实现。

注：外部中断/事件功能没有被重映射。

8.3.3 JTAG/SWD 复用功能重映射

调试接口信号被映射到 GPIO 端口上，如下表所示。

表 33. 调试接口信号

复用功能	GPIO 端口
JTMS/SWDIO	PA13
JTCK/SWCLK	PA14
JTDI	PA15
JTDO/TRACESWO	PB3

JNTRST

PB4

为了在调试期间可以使用更多 GPIOs,通过设置复用重映射和调试 I/O 配置寄存器 (AFIO_MAPR) 的 SWJ_CFG[2:0] 位,可以改变上述重映射配置。参见下表。

表 34. 调试端口映像

SWJ_CFG[2: 0]	可能的调试端口	SWJ I/O 引脚分配				
		PA13/ JTMS/ SWDIO	PA14/ JTCK/ SWCLK	PA15/ JTDI	PB3/ JTDO/ TRACESWO	PB4/ JNTRST
000	完全 SWJ (JTAG-DP + SWDP) (复位状 态)	I/O 不可用	I/O 不可用	I/O 不可用	I/O 不可用	I/O 不可用
001	完全 SWJ (JTAG-DP + SWDP) 但没有 JNTRST	I/O 不可用	I/O 不可用	I/O 不可用	I/O 不可用	I/O 可用
010	启用 SW-DP	I/O 不可用	I/O 不可用	I/O 可用	I/O 可用	I/O 可用
100	关闭 JTAG-DP 关 闭 SW-DP	I/O 可用	I/O 可用	I/O 可用	I/O 可用	I/O 可用
其他	禁用					

8.3.4 定时器复用功能重映射

表 35. 定时器 3 复用功能重映像

复用功能	TIM3_REMAP[1: 0] = 00(没有重映像)	TIM3_REMAP[1: 0] = 10(部分重映像)	TIM3_REMAP[1: 0] = 11 (完全 重映像)
TIM3_CH1	PA6	PB4	PC6
TIM3_CH2	PA7	PB5	PC7
TIM3_CH3	PB0		PC8
TIM3_CH4	PB1		PC9

表 36. 定时器 2 复用功能重映像

复用功能	TIM2_REMAP[1: 0] = 00(没有重映像)	TIM2_REMAP[1: 0]=01(部分重映像)	TIM2_REMAP[1: 0] = 10(部分重映 像)	TIM2_REMAP[1: 0] = 11(完全重映 像)
TIM2_CH1_ETR	PA0	PA15	PA0	PA15
TIM2_CH2	PA1	PB3	PA1	PB3
TIM2_CH3	PA2		PB10	
TIM2_CH4	PA3		PB11	

表 37. 定时器 1 复用功能重映像

复用功能映像	TIM1_REMAP[1: 0]=00(没有重映像)	TIM1_REMAP[1: 0] = 01(部分重映像)
TIM1_ETR	PA12	
TIM1_CH1	PA8	
TIM1_CH2	PA9	
TIM1_CH3	PA10	
TIM1_CH4	PA11	
TIM1_BKIN	PB12	PA6
TIM1_CH1N	PB13	PA7
TIM1_CH2N	PB14	PB0
TIM1_CH3N	PB15	PB1

8.3.5 UART 复用功能重映射

参见复用重映射和调试 I/O 配置寄存器 (AFIO_MAPR)

表 38. UART3 重映像

复用功能	UART3_REMAP[1: 0] = 00(没有重映像)	UART3_REMAP[1: 0] = 01(部分重映像)
UART3_TX	PB10	PC10
UART3_RX	PB11	PC11
UART3_CTS	PB13	
UART3_RTS	PB14	

表 39. UART1 重映像

复用功能	UART1_REMAP= 0	UART1_REMAP= 1
UART1_TX	PA9	PB6
UART1_RX	PA10	PB7

8.3.6 I²C1 复用功能重映射

参见复用重映射和调试 I/O 配置寄存器 (AFIO_MAPR)

表 40. I²C1 重映像

复用功能	I ² C1_REMAP= 0	I ² C1_REMAP= 1
I ² C1_SCL	PB6	PB8
I ² C1_SDA	PB7	PB9

8.3.7 SPI 复用功能重映射

参见复用重映射和调试 I/O 配置寄存器 (AFIO_MAPR)

表 41. SPI1 重映像

复用功能	SPI1_REMAP= 0	SPI1_REMAP= 1
SPI1_NSS	PA4	PA15
SPI1_SCK	PA5	PB3
SPI1_MISO	PA6	PB4
SPI1_MOSI	PA7	PB5

8.4 AFIO 寄存器描述

对寄存器 AFIO_MAPR 和 AFIO_EXTICRx 进行读写操作前, 应当首先打开 AFIO 的时钟。

必须以字 (32 位) 的方式操作这些外设寄存器。

表 42. AFIO 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x04	AFIO_MAPR	复用重映射和调试 I/O 配置寄存器	0x00000000	小节 8.4.1
0x08	AFIO_EXTICR1	外部中断配置寄存器 1	0x00000000	小节 8.4.2
0x0C	AFIO_EXTICR2	外部中断配置寄存器 2	0x00000000	小节 8.4.3
0x10	AFIO_EXTICR3	外部中断配置寄存器 3	0x00000000	小节 8.4.4
0x14	AFIO_EXTICR4	外部中断配置寄存器 4	0x00000000	小节 8.4.5

8.4.1 复用重映射和调试 I/O 配置寄存器 (AFIO_MAPR)

地址偏移: 0x04

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.					SWJ_CFG			Res.							
					w	w	w								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PD01_REMAP	Res.		Res.	TIM3_REMAP[1:0]		TIM2_REMAP[1:0]		TIM1_REMAP[1:0]		UART3_REMAP[1:0]		Res.	UART1_REMAP	I2C1_REMAP	SPI1_REMAP
rw				rw		rw		rw		rw			rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 27	保留		000h	保留

Bit	Field	Type	Reset	Description
26 : 24	SWJ_CFG[1 : 0]	w	000h	串行线 JTAG 配置 (Serial wire JTAG configuration) 这些位可由软件读写, 用于配置 SWJ 和跟踪复用功能的 I/O 口。SWJ(串行线 JTAG) 支持 JTAG 或 SWD 访问 CPU 的调试端口。系统复位后的默认状态是启用 SWJ 但没有跟踪功能。这种状态下可以通过 JTMS/JTCK 脚上的特定信号选择 JTAG 或 SW(串行线) 模式。 000: 完全 SWJ(JTAG-DP + SW-DP) : 复位状态 001: 完全 SWJ(JTAG-DP + SW-DP) 但没有 JNTRST 010: 关闭 JTAG-DP, 启动 SW-DP 100: 关闭 JTAG-DP, 关闭 SW-DP 其他组合: 禁用
23 : 16	保留		000h	保留
15	PD01_REMAP	rw	000h	端口 D0/端口 D1 映像到 OSCIN/OSC_OUT(Port D0/Port D1 mapping on OSC_IN/OSC_OUT) 该位可由软件置 '1' 或置 '0'。它控制 PD0 和 PD1 的 GPIO 功能映像。当不适用主振荡器 HSE 时 (系统运行于内部的 8MHz 阻容振荡器) PD0 和 PD1 可以映像到 OSC_IN 和 OSC_OUT 引脚。 0: 不进行 PD0 和 PD1 的重映像 1: PD0 映像到 OSC_IN, PD1 映像到 OSC_OUT
14 : 12	保留		000h	保留
11 : 10	TIM3_REMAP[1 : 0]	rw	000h	定时器 3 的重映像 (TIM3 remapping) 该位可由软件置 '1' 或置 '0', 控制 TIM3 的通道 1 ~ 4 映射到 GPIO 端口上。 00: 没有重映像 (CH1/PA6, CH2/PA7, CH3/PB0, CH4/PB1) 01: 未用组合 10: 部分映像 (CH1 /PB4, CH2/PB5, CH3/PB0, CH4/PB1) 11: 完全映像 (CH1/PC6, CH2/PC7, CH3/PC8, CH4/PC9) 注: 重映像不影响在 PD2 上的 TIM3_ETR。

Bit	Field	Type	Reset	Description
9 : 8	TIM2_ REMAP[1 : 0]	rw	000h	定时器 2 的重映像 (TIM2 remapping) 该位可由软件置 ‘1’ 或置 ‘0’，控制 TIM2 的通道 1 ~ 4H 和外部触发 (ETR) 映射到 GPIO 端口上。 00: 没有重映像 (CH1/ETR/PA0, CH2/PA1, CH3/PA2, CH4/PA3) 01: 部分映像 (CH1/ETR/PA15, CH2/PB3, CH3/PA2, CH4/PA3) 10: 部分映像 (CH1/ETR/PA0, CH2/PA1, CH3/PB10, CH4/PB11) 11: 完全映像 (CH1/ETR/PA15, CH2/PB3, CH3/PB10, CH4/PB11)
7 : 6	TIM1_ REMAP[1 : 0]	rw	000h	定时器 1 的重映像 (TIM1 remapping) 该位可由软件置 ‘1’ 或置 ‘0’，控制 TIM1 的通道 1 ~ 4、1N 至 3N、外部触发 (ETR) 和断线输入 (BKIN) 映射到 GPIO 端口上。 00: 没有重映像 (ETR/PA12, CH1/PA8, CH2/PA9, CH3/PA10, CH4/PA11, BAKIN/PB12, CH1N/PB13, CH2N/PB14, CH3N/PB15) 01: 部分映像 (ETR/PA12, CH1/PA8, CH2/PA9, CH3/PA10, CH4/PA11, BAKIN/PA6, CH1N/PA7, CH2N/PB0, CH3N/PB1) 10: 未用组合 11: 未用组合
5 : 4	UART3_ REMAP[1 : 0]	rw	000h	UART3 的重映像 (UART3 remapping) 这些位可由软件置 ‘1’ 或置 ‘0’，控制 UART3 的 RX, TX 复用功能在 GPIO 端口的映像。 00: 没有重映像 (TX/PB10, RX/PB11) 01: 部分重映像 (TX/PC10, RX/PC11) 10: 未用组合 11: 未用组合
3	保留		000h	保留
2	UART1_ REMAP	rw	000h	UART1 的重映像 (UART1 remapping) 这些位可由软件置 ‘1’ 或置 ‘0’，控制 UART1 的 RX, TX 复用功能在 GPIO 端口的映像。 0: 没有重映像 (TX/PA9, RX/PA10) 1: 重映像 (TX/PB6, RX/PB7)
1	I ² C1_ REMAP	rw	000h	I²C1 的重映像 这些位可由软件置 ‘1’ 或置 ‘0’，控制 I²C1 的 SCL, SDA 复用功能在 GPIO 端口的映像。 0: 没有重映像 (SCL/PB6, SDA/PB7) 1: 重映像 (SCL/PB8, SDA/PB9)

Bit	Field	Type	Reset	Description
0	SPI1_REMAP	rw	000h	SPI1 的重映像 (SPI1 remapping) 这些位可由软件置 ‘1’ 或置 ‘0’，控制 SPI1 的 SCK, MISO, MOSI 复用功能在 GPIO 端口的映像。 0: 没有重映像 (SCK/PA5, MISO/PA6, MOSI/PA7) 1: 重映像 (SCK/PB3, MISO/PB4, MOSI/PB5)

8.4.2 外部中断配置寄存器 1(AFIO_EXTICR1)

偏移地址: 0x08

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI3[3:0]				EXTI2[3:0]				EXTI1[3:0]				EXTI0[3:0]			
rw				rw				rw				rw			

Bit	Field	Type	Reset	Description
31: 16	保留		000h	保留
15: 0	EXTI3[3: 0], EXTI2[3: 0], EXTI1[3: 0], EXTI0[3: 0]	rw	000h	EXTIx 配置 (x = 0...3) (EXTI x configuration) 这些位可用于软件读写。用于选择 EXTIx 外部中断的输入源。 0000: PA[x] 管脚 0001: PB[x] 管脚 0010: PC[x] 管脚 0011: PD[x] 管脚 (EXTI0-EXTI2)

8.4.3 外部中断配置寄存器 2(AFIO_EXTICR2)

偏移地址: 0x0C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI7[3:0]				EXTI6[3:0]				EXTI5[3:0]				EXTI4[3:0]			
rw				rw				rw				rw			

Bit	Field	Type	Reset	Description
31: 16	保留		000h	保留
15: 0	EXTI7[3: 0], EXTI6[3: 0], EXTI5[3: 0], EXTI4[3: 0]	rw	000h	EXTIx 配置 (x = 7...4) (EXTI x configuration) 这些位可用于软件读写。用于选择 EXTIx 外部中断的输入源。 0000: PA[x] 管脚 0001: PB[x] 管脚 0010: PC[x] 管脚

8.4.4 外部中断配置寄存器 3(AFIO_EXTICR3)

偏移地址: 0x10

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI11[3:0]				EXTI10[3:0]				EXTI9[3:0]				EXTI8[3:0]			
rw				rw				rw				rw			

Bit	Field	Type	Reset	Description
31: 16	保留		000h	保留
15: 0	EXTI11[3: 0], EXTI10[3: 0], EXTI9[3: 0], EXTI8[3: 0]	rw	000h	EXTIx 配置 (x = 11...8) (EXTI x configuration) 这些位可用于软件读写。用于选择 EXTIx 外部中断的输入源。 0000: PA[x] 管脚 0001: PB[x] 管脚 0010: PC[x] 管脚

8.4.5 外部中断配置寄存器 4(AFIO_EXTICR4)

偏移地址: 0x14

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI15[3:0]				EXTI14[3:0]				EXTI13[3:0]				EXTI12[3:0]			
rw				rw				rw				rw			

Bit	Field	Type	Reset	Description
31: 16	保留		000h	保留
15: 0	EXTI15[3: 0], EXTI14[3: 0], EXTI13[3: 0], EXTI12[3: 0]	rw	000h	EXTIx 配置 (x = 15...12) (EXTI x configuration) 这些位可用于软件读写。用于选择 EXTIx 外部中断的输入源。 0000: PA[x] 管脚 0001: PB[x] 管脚 0010: PC[x] 管脚

9 中断和事件 (EXTI)

9.1 嵌套向量中断控制器

特征

- 中断都可屏蔽 (除了 NMI)
- 16 个可编程的优先等级 (使用了 4 位中断优先级)
- 低延迟的异常和中断处理
- 电源管理控制
- 系统控制寄存器的实现

嵌套向量中断控制器 (NVIC) 和处理器核的接口紧密相连, 可以实现低延迟的中断处理和高效地处理晚到的中断。

嵌套向量中断控制器管理着包括核异常等中断。关于更多的异常和 NVIC 编程的说明请参考 CPU 技术参考手册。

9.1.1 系统嘀嗒 (SysTick) 校准值寄存器

系统嘀嗒校准值固定为 9000, 当系统嘀嗒时钟设定为 9MHz(HCLK/8, HCLK = 72MHz), 产生 1ms 时间基准。

9.1.2 中断和异常向量

下表列出了本系列产品的向量表。

表 43. 本系列产品的向量表

位置	优先级	优先级类型	名称	说明	地址
	-	-	-	保留	0x0000_0000
	-3	固定	Reset	复位	0x0000_0004
	-2	固定	NMI	不可屏蔽中断 RCC 时钟安全系统 (CSS) 联接 到 NMI 向量	0x0000_0008
	-1	固定	硬件失效 (HardFault)	所有类型的失效	0x0000_000C
	0	可设置	存储管理 (MemManage)	存储器管理	0x0000_0010
	1	可设置	总线错误 (BusFault)	预取指失败, 存储器访问失败	0x0000_0014
	2	可设置	错误应用 (UsageFault)	未定义的指令或非法状态	0x0000_0018
	-	-	-	保留	0x0000_001C ~ 0x0000_002B
	3	可设置	SVCall	通过 SWI 指令的系统服务调用	0x0000_002C
	4	可设置	调试监控 (DebugMonitor)	调试监控器	0x0000_0030
	-	-	-	保留	0x0000_0034
	5	可设置	PendSV	可挂起的系统服务	0x0000_0038
	6	可设置	SysTick	系统嘀嗒定时器	0x0000_003C
0	7	可设置	WWDG	窗口定时器中断	0x0000_0040

位置	优先级	优先级类型	名称	说明	地址
1	8	可设置	PVD	连到 EXTI16 的电源电压检测 (PVD) 中断	0x0000_0044
2	9	可设置	TAMPER	侵入检测中断	0x0000_0048
3	10	可设置	RTC	实时时钟 (RTC) 全局中断	0x0000_004C
4	11	可设置	FLASH	闪存全局中断	0x0000_0050
5	12	可设置	RCC	复位和时钟控制 (RCC) 中断	0x0000_0054
6	13	可设置	EXTI0	EXTI 线 0 中断	0x0000_0058
7	14	可设置	EXTI1	EXTI 线 1 中断	0x0000_005C
8	15	可设置	EXTI2	EXTI 线 2 中断	0x0000_0060
9	16	可设置	EXTI3	EXTI 线 3 中断	0x0000_0064
10	17	可设置	EXTI4	EXTI 线 4 中断	0x0000_0068
11	18	可设置	DMA1 通道 1	DMA1 通道 1 全局中断	0x0000_006C
12	19	可设置	DMA1 通道 2	DMA1 通道 2 全局中断	0x0000_0070
13	20	可设置	DMA1 通道 3	DMA1 通道 3 全局中断	0x0000_0074
14	21	可设置	DMA1 通道 4	DMA1 通道 4 全局中断	0x0000_0078
15	22	可设置	DMA1 通道 5	DMA1 通道 5 全局中断	0x0000_007C
16	23	可设置	DMA1 通道 6	DMA1 通道 6 全局中断	0x0000_0080
17	24	可设置	DMA1 通道 7	DMA1 通道 7 全局中断	0x0000_0084
18	25	可设置	ADC1_2	ADC1 和 ADC2 的全局中断	0x0000_0088
19	26	可设置	USB	USB 中断	0x0000_008C
20	-	-	-	保留	0x0000_0090
21	-	-	-	保留	0x0000_0094
22	-	-	-	保留	0x0000_0098
23	30	可设置	EXTI9_5	EXTI 线 [9: 5] 中断	0x0000_009C
24	31	可设置	TIM1_BRK	TIM1 断开中断	0x0000_00A0
25	32	可设置	TIM1_UP	TIM1 更新中断	0x0000_00A4
26	33	可设置	TIM1_TRG_COM	TIM1 触发和通信中断	0x0000_00A8
27	34	可设置	TIM1_CC	TIM1 捕获比较中断	0x0000_00AC
28	35	可设置	TIM2	TIM2 全局中断	0x0000_00B0
29	36	可设置	TIM3	TIM3 全局中断	0x0000_00B4
30	37	可设置	TIM4	TIM4 全局中断	0x0000_00B8
31	38	可设置	I ² C1_EV	I ² C1 事件中断	0x0000_00BC
32	-	-	-	保留	0x0000_00C0
33	40	可设置	I ² C2_EV	I ² C2 事件中断	0x0000_00C4
34	-	-	-	保留	0x0000_00C8
35	42	可设置	SPI1	SPI1 全局中断	0x0000_00CC
36	43	可设置	SPI2	SPI2 全局中断	0x0000_00D0
37	44	可设置	UART1	UART1 全局中断	0x0000_00D4
38	45	可设置	UART2	UART2 全局中断	0x0000_00D8

位置	优先级	优先级类型	名称	说明	地址
39	46	可设置	UART3	UART3 全局中断	0x0000_00DC
40	47	可设置	EXTI15_10	EXTI 线 [15: 10] 中断	0x0000_00E0
41	48	可设置	RTCAAlarm	连到 EXTI17 的 RTC 闹钟中断	0x0000_00E4
42	49	可设置	USB 唤醒	连到 EXTI18 的从 USB 待机唤醒中断	0x0000_00E8
43	-	-	Reset	保留	0x0000_00EC
44	-	-	Reset	保留	0x0000_00F0

9.2 外部中断/事件控制器 (EXTI)

外部中断和事件控制器 (EXTI) 管理外部和内部异步事件/中断，并生成相应的事件请求到 CPU/中断控制器和到电源管理的唤醒请求。

能产生事件/中断请求的边沿检测器。每个输入线可以独立地配置输入类型 (脉冲或挂起) 和对应的触发事件 (上升沿或下降沿或者双边沿都触发)。每个输入线都可以独立地被屏蔽。挂起寄存器保持着状态线的中断请求。

9.2.1 主要特征

EXTI 控制器的主要特性如下：

- 每个中断/事件都有独立的触发和屏蔽
- 每个中断线都有专用的状态位
- 支持多达 20 个软件的中断/事件请求
- 检测脉冲宽度低于 APB2 时钟宽度的外部信号。参见数据手册中电气特性部分的相关参数。

9.2.2 框图

EXTI 控制器框图如下所示。




图 20. 外部中断/事件控制器框图

9.2.3 唤醒事件管理

可以处理外部或内部事件来唤醒内核 (WFE)。唤醒事件可以通过下述配置产生：

- 在外设的控制寄存器使能一个中断,但不在 NVIC 中使能,同时在 CPU 的系统控制寄存器中使能 SEVONPEND 位。当 CPU 从 WFE 恢复后,需要清除相应外设的中断挂起位和外设 NVIC 中断通道挂起位 (在 NVIC 中断清除挂起寄存器中)。
- 配置一个外部或内部 EXTI 线为事件模式,当 CPU 从 WFE 恢复后,因为对应事件线的挂起位没有被置位,不必清除相应外设的中断挂起位或 NVIC 中断通道挂起位。

使用外部 I/O 端口作为唤醒事件,请参见下节的功能说明。

9.2.4 功能说明

要产生中断,必须先配置好并使能中断线。根据需要的边沿检测设置 2 个触发寄存器,同时在中断屏蔽寄存器的相应位写 '1' 允许中断请求。当外部中断线上发生了期待的边沿时,将产生一个中断请求,对应的挂起位也随之被置 '1'。在挂起寄存器的对应位写 '1',将清除该中断请求。

如果需要产生事件,必须先配置好并使能事件线。根据需要的边沿检测通过设置 2 个触发寄存器,同时在事件屏蔽寄存器的相应位写 '1' 允许事件请求。当事件线上发生了需要的边沿时,将产生一个事件请求脉冲,对应的挂起位不被置 '1'。

通过在软件中断/事件寄存器写 '1',也可以通过软件产生中断/事件请求。

硬件中断选择

通过下面的过程来配置多个线路做为中断源：

- 配置中断线的屏蔽位 (EXTI_IMR)
- 配置所选中断线的触发选择位 (EXTI_RTSR 和 EXTI_FTSR)
- 配置对应到外部中断控制器 (EXTI) 的 NVIC 中断通道的使能和屏蔽位，使得中断线中的请求可以被正确地响应

硬件事件选择

通过下面的过程，可以配置多个线路为事件源：

- 配置事件线的屏蔽位 (EXTI_EMR)
- 配置事件线的触发选择位 (EXTI_RTSR 和 EXTI_FTSR)


软件中断/事件的选择

多个线路可以被配置成软件中断/事件线。下面是产生软件中断的过程：

- 配置中断/事件线屏蔽位 (EXTI_IMR, EXTI_EMR)
- 设置软件中断寄存器的请求位 (EXTI_SWIER)

9.2.5 外部中断/事件线路映像

通用 I/O 端口以下图的方式连接到 16 个外部中断/事件线上：



268009

图 21. 外部中断通用 I/O 映像

注：上图对应的 GPIO 可能因实际芯片封装出现差异，以实际芯片为准。

另外其他的外部中断/事件控制器的连接如下：

- EXTI 线 16 连接到 PVD 输出
- EXTI 线 17 连接到 RTC 闹钟事件

9.3 EXTI 寄存器描述

表 44. EXTI 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	EXTI_IMR	中断屏蔽寄存器	0x00000000	小节 9.3.1
0x04	EXTI_EMR	事件屏蔽寄存器	0x00000000	小节 9.3.2
0x08	EXTI_RTSR	上升沿触发选择寄存器	0x00000000	小节 9.3.3
0x0C	EXTI_FTSR	下降沿触发选择寄存	0x00000000	小节 9.3.4
0x10	EXTI_SWIER	软件中断事件寄存器	0x00000000	小节 9.3.5
0x14	EXTI_PR	软件中断事件寄存	0xFFFFFFFF	小节 9.3.6

9.3.1 中断屏蔽寄存器 (EXTI_IMR)

起始地址: 0x40010400

偏移地址: 0x00

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved													IMR18	IMR17	IMR16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IMR15	IMR14	IMR13	IMR12	IMR11	IMR10	IMR9	IMR8	IMR7	IMR6	IMR5	IMR4	IMR3	IMR2	IMR1	IMR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 19	Reserved		0h	始终读为 0。
18 : 0	IMRx	rw	0h	线 x 上的中断屏蔽 (Interrupt Mask on line x) 1 = 开放来自线 x 上的中断请求 0 = 屏蔽来自线 x 上的中断请求

9.3.2 事件屏蔽寄存器 (EXTI_EMR)

起始地址: 0x40010400

偏移地址: 0x04

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved													EMR18	EMR17	EMR16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EMR15	EMR14	EMR13	EMR12	EMR11	EMR10	EMR9	EMR8	EMR7	EMR6	EMR5	EMR4	EMR3	EMR2	EMR1	EMR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 19	Reserved		0h	始终读为 0。
18 : 0	EMRx	rw	0h	线 x 上的事件屏蔽 (Event Mask on line x) 1 = 开放来自线 x 上的事件请求 0 = 屏蔽来自线 x 上的事件请求

9.3.3 上升沿触发选择寄存器 (EXTI_RTSR)

起始地址: 0x40010400

偏移地址: 0x08

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved													TR18	TR17	TR16
													rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TR15	TR14	TR13	TR12	TR11	TR10	TR9	TR8	TR7	TR6	TR5	TR4	TR3	TR2	TR1	TR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 19	Reserved		0h	始终读为 0。
18 : 0	TRx	rw	0h	线 x 上的上升沿触发事件配置位 (Rising trigger event configuration bit of line x) 1 = 允许输入线 x 上的上升沿触发 (中断和事件) 0 = 禁止输入线 x 上的上升沿触发 (中断和事件)

9.3.4 下降沿触发选择寄存器 (EXTI_FTSR)

起始地址: 0x40010400

偏移地址: 0x0C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved													TR18	TR17	TR16
													rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TR15	TR14	TR13	TR12	TR11	TR10	TR9	TR8	TR7	TR6	TR5	TR4	TR3	TR2	TR1	TR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 19	Reserved		0h	始终读为 0。

Bit	Field	Type	Reset	Description
18 : 0	TRx	rw	0h	线 x 上的下降沿触发事件配置位 (Falling trigger event configuration bit of line x) 1 = 允许输入线 x 上的下降沿触发 (中断和事件) 0 = 禁止输入线 x 上的下降沿触发 (中断和事件)

9.3.5 软件中断事件寄存器 (EXTI_SWIER)

起始地址: 0x40010400

偏移地址: 0x10

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved													SWIER18	SWIER17	SWIER16
													rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SWIER15	SWIER14	SWIER13	SWIER12	SWIER11	SWIER10	SWIER9	SWIER8	SWIER7	SWIER6	SWIER5	SWIER4	SWIER3	SWIER2	SWIER1	SWIER0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 19	Reserved		0h	始终读为 0。
18 : 0	SWIERx	rw	0h	线 x 上的软件中断 (Software interrupt on line x) 当该位为 '0' 时, 写 '1' 将设置 EXTI_PR 中相应的挂起位。如果在 EXTI_INTMASK 和 EXTI_EVTMASK 中允许产生该中断, 则此时将产生一个中断。 注: 通过清除 EXTI_PEND 的对应位 (写入 '1'), 可以清除该位为 '0'。

9.3.6 软件中断事件寄存器 (EXTI_PR)

起始地址: 0x40010400

偏移地址: 0x14

复位值: 0xFFFF XXXX

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved													PR18	PR17	PR16
													rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PR15	PR14	PR13	PR12	PR11	PR10	PR9	PR8	PR7	PR6	PR5	PR4	PR3	PR2	PR1	PR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 19	Reserved		0h	始终读为 0。
18 : 0	PRx	rw	0h	挂起位 (Pending bit) 1 = 发生了选择的触发请求 0 = 没有发生触发请求 当在外部中断线上发生了选择的边沿事件, 该位被置 '1'。 在该位中写入 '1' 可以清除它, 也可以通过改变边沿检测的极性清除。

10 DMA 控制器 (DMA)

10.1 DMA 简介

直接存储器存取用来提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。无须 CPU 任何干预，通过 DMA 数据可以快速地移动。这就节省了 CPU 的资源来做其他操作。

DMA 控制器有 7 个通道，每个通道专门管理多个外设请求。

10.2 DMA 主要特征

- 7 个独立的可配置的通道。
- 每个通道都直接连接专用的硬件 DMA 请求，每个通道都同样支持软件触发。这些功能通过软件来配置。
- 在 7 个请求间的优先权可以通过软件编程设置 (共有四级：很高、高、中等和低)，假如在相等优先权时由硬件决定 (请求 0 优先于请求 1，依此类推)。
- 独立的源和目标数据区的传输宽度 (字节、半字、全字)，模拟打包和拆包的过程。源和目标地址必须按数据传输宽度对齐。
- 支持循环的缓冲器管理。
- 每个通道都有 3 个事件标志 (DMA 半传输，DMA 传输完成和 DMA 传输出错)，这 3 个事件标志逻辑或成为一个单独的中断请求。
- 存储器和存储器间的传输。
- 外设和存储器，存储器和外设的传输。
- 闪存、SRAM、外设的 SRAM、APB1、APB2 和 AHB 外设均可作为访问的源和目标。
- 可编程的数据传输数目：最大为 65536。

下面为功能框图：




图 22. DMA 框图

10.3 功能描述

DMA 控制器和 CPU 核共享系统数据总线执行直接存储器数据传输。当 CPU 和 DMA 同时访问相同的目标 (RAM 或外设) 时，DMA 请求可能会停止 CPU 访问系统总线达若干个周期，总线仲裁器执行循环调度，以保证 CPU 至少可以得到一半的系统总线 (存储器或外设) 带宽。

10.3.1 DMA 处理

在发生一个事件后，外设发送一个请求信号到 DMA 控制器。DMA 控制器根据通道的优先权处理请求。当 DMA 控制器开始访问外设的时候，DMA 控制器立即发送给外设一个应答信号。当从 DMA 控制器得到应答信号时，外设立即释放它的请求。一旦外设释放了这个请求，DMA 控制器同时撤销应答信号。如果发生更多的请求时，外设可以启动下次处理。

总之，每个 DMA 传送由 3 个操作组成：

1. 从 DMA_CPARx 寄存器或者 DMA_CMARx 寄存器指定地址的存储器单元执行加载操作。
2. 存数据到 DMA_CPARx 寄存器或者 DMA_CMARx 寄存器指定地址的存储器单元。
3. 执行一次 DMA_CNDTRx 寄存器的递减操作。该寄存器包含未完成的操作数目。

10.3.2 仲裁器

仲裁器根据通道请求的优先级来启动外设/存储器的访问。优先权管理分 2 个阶段：

- 软件：每个通道的优先权可以在 DMA_CCRx 寄存器中设置，有 4 个等级：
 - 最高优先级
 - 高优先级
 - 中等优先级
 - 低优先级
- 硬件：如果 2 个请求有相同的软件优先级，则拥有较低编号的通道比拥有较高编号的通道有较高的优先权。举个例子，通道 2 优先于通道 4。

10.3.3 DMA 通道

每个通道都可以在有固定地址的外设寄存器和存储器地址之间执行 DMA 传输。DMA 传输的数据量是可编程的，最大达到 65536。包含要传输的数据项数量的寄存器，在每次传输后递减。

可编程数据量

外设和存储器的传输数据量可以通过 DMA_CCRx 寄存器中的 PSIZE 和 MSIZE 位编程。

指针增量

通过设置 DMA_CCRx 寄存器中 PINC 和 MINC 标志位，外设和存储器的指针在每次传输后可以有选择地完成自动增量。当设置为增量模式时，下一个要传输的地址将是前一个地址加上增量值，增量值取决于所选的数据宽度为 1、2 或 4。第一个传输的地址存放在 DMA_CPARx / DMA_CMARx 寄存器中。通道配置为非循环模式时，传输结束后（即传输计数变为 0）将不再产生 DMA 操作。

通道配置

下面是配置 DMA 通道 x 的过程（x 代表通道号）：

1. 在 DMA_CPARx 寄存器中设置外设寄存器的地址。发生外设数据传输请求时，这个地址将是数据传输的源或目标。
2. 在 DMA_CMARx 寄存器中设置数据存储器的地址。发生外设数据传输请求时，传输的数据将从这个地址读出或写入这个地址。
3. 在 DMA_CNDTRx 寄存器中设置要传输的数据量。在每个数据传输后，这个数值递减。
4. 在 DMA_CCRx 寄存器的 PL[1:0] 位中设置通道的优先级。
5. 在 DMA_CCRx 寄存器中设置数据传输的方向、循环模式、外设和存储器的增量模式、外设和存储器的数据宽度、传输一半产生中断或传输完成产生中断。
6. 设置 DMA_CCRx 寄存器的 ENABLE 位，启动该通道。一旦启动了 DMA 通道，它既可响应联到该通道上的外设的 DMA 请求。

当传输一半的数据后，半传输标志 (HTIF) 被置 1，当设置了允许半传输中断位 (HTIE) 时，将产生一个中断请求。在数据传输结束后，传输完成标志 (TCIF) 被置 1，当设置了允许传输完成中断位 (TCIE) 时，将产生一个中断请求。

循环模式

循环模式用于处理循环缓冲区和连续的数据传输（如 ADC 的扫描模式）。在 DMA_CCRx 寄存器中的 CIRC 位用于开启这一功能。当启动了循环模式，数据传输的数目变为 0 时，将会自动地被恢复成配置通道时设置的初值，DMA 操作将会继续进行。

存储器到存储器模式

DMA 通道的操作可以在没有外设请求的情况下进行,这种操作就是存储器到存储器模式。当设置了 DMA_CCRx 寄存器中的 MEM2MEM 位之后,在软件设置了 DMA_CCRx 寄存器中的 EN 位启动 DMA 通道时,DMA 传输将马上开始。当 DMA_CNDTRx 寄存器变为 0 时,DMA 传输结束。存储器到存储器模式不能与循环模式同时使用。

10.3.4 可编程的数据传输宽度, 对齐方式和数据大小端

当 PSIZE 和 MSIZE 不相同, DMA 模块按照下表进行数据对齐。

表 45. 可编程的数据传输宽度和大小端操作 (当 PINC = MINC = 1)

源端 宽度	目标 宽度	传输 数目	源 (地址 / 数据)	传输操作	目标 (地址 / 数据)
8	8	4	0x0/B0 0x1/B1 0x2/B2 0x3/B3	1: 在 0x0 读 B0[7: 0], 在 0x0 写 B0[7: 0] 2: 在 0x1 读 B1[7: 0], 在 0x1 写 B1[7: 0] 3: 在 0x2 读 B2[7: 0], 在 0x2 写 B2[7: 0] 4: 在 0x3 读 B3[7: 0], 在 0x3 写 B3[7: 0]	0x0/B0 0x1/B1 0x2/B2 0x3/B3
8	16	4	0x0/B0 0x1/B1 0x2/B2 0x3/B3	1: 在 0x0 读 B0[7: 0], 在 0x0 写 00B0[15: 0] 2: 在 0x1 读 B1[7: 0], 在 0x2 写 00B1[15: 0] 3: 在 0x2 读 B2[7: 0], 在 0x4 写 00B2[15: 0] 4: 在 0x3 读 B3[7: 0], 在 0x6 写 00B3[15: 0]	0x0/00B0 0x2/00B1 0x4/00B2 0x6/00B3
8	32	4	0x0/B0 0x1/B1 0x2/B2 0x3/B3	1: 在 0x0 读 B0[7: 0], 在 0x0 写 000000B0[31: 0] 2: 在 0x1 读 B1[7: 0], 在 0x4 写 000000B1[31: 0] 3: 在 0x2 读 B2[7: 0], 在 0x8 写 000000B2[31: 0] 4: 在 0x3 读 B3[7: 0], 在 0xC 写 000000B3[31: 0]	0x0/000000B0 0x4/000000B1 0x8/000000B2 0xC/000000B3
16	8	4	0x0/B1B0 0x2/B3B2 0x4/B5B4 0x6/B7B6	1: 在 0x0 读 B1B0[15: 0], 在 0x0 写 B0[7: 0] 2: 在 0x2 读 B3B2[15: 0], 在 0x1 写 B2[7: 0] 3: 在 0x4 读 B5B4[15: 0], 在 0x2 写 B4[7: 0] 4: 在 0x6 读 B7B6[15: 0], 在 0x3 写 B6[7: 0]	0x0/B0 0x1/B2 0x2/B4 0x3/B6
16	16	4	0x0/B1B0 0x2/B3B2 0x4/B5B4 0x6/B7B6	1: 在 0x0 读 B1B0[15: 0], 在 0x0 写 B1B0[15: 0] 2: 在 0x2 读 B3B2[15: 0], 在 0x2 写 B3B2[15: 0] 3: 在 0x4 读 B5B4[15: 0], 在 0x4 写 B5B4[15: 0] 4: 在 0x6 读 B7B6[15: 0], 在 0x6 写 B7B6[15: 0]	0x0/B1B0 0x2/B3B2 0x4/B5B4 0x6/B7B6
16	32	4	0x0/B1B0 0x2/B3B2 0x4/B5B4 0x6/B7B6	1: 在 0x0 读 B1B0[15: 0], 在 0x0 写 0000B1B0[31: 0] 2: 在 0x2 读 B3B2[15: 0], 在 0x4 写 0000B3B2[31: 0] 3: 在 0x4 读 B5B4[15: 0], 在 0x8 写 0000B5B4[31: 0] 4: 在 0x6 读 B7B6[15: 0], 在 0xC 写 0000B7B6[31: 0]	0x0/0000B1B0 0x4/0000B3B2 0x8/0000B5B4 0xC/0000B7B6
32	8	4	0x0/B3B2B1B0 0x4/B7B6B5B4 0x8/BBB9B8 0xC/BFBEBDBC	1: 在 0x0 读 B3B2B1B0[31: 0], 在 0x0 写 B0[7: 0] 2: 在 0x4 读 B7B6B5B4[31: 0], 在 0x1 写 B4[7: 0] 3: 在 0x8 读 BBB9B8[31: 0], 在 0x2 写 B8[7: 0] 4: 在 0xC 读 BFBEBDBC[31: 0], 在 0x3 写 BC[7: 0]	0x0/B0 0x1/B4 0x2/B8 0x3/BC

源端 宽度	目标 宽度	传输 数目	源 (地址 / 数据)	传输操作	目标 (地址 / 数据)
32	16	4	0x0/B3B2B1B0 0x4/B7B6B5B4 0x8/BBBAB9B8 0xC/BFBEBDBC	1: 在 0x0 读 B3B2B1B0[31:0], 在 0x0 写 B1B0[15:0] 2: 在 0x4 读 B7B6B5B4[31:0], 在 0x2 写 B5B4[15:0] 3: 在 0x8 读 BBBAB9B8[31:0], 在 0x4 写 B9B8[15:0] 4: 在 0xC 读 BFBEBDBC[31:0], 在 0x6 写 BDBC[15:0]	0x0/B1B0 0x2/B5B4 0x4/B9B8 0x6/BDBC
32	32	4	0x0/B3B2B1B0 0x4/B7B6B5B4 0x8/BBBAB9B8 0xC/BFBEBDBC	1: 在 0x0 读 B3B2B1B0[31:0], 在 0x0 写 B3B2B1- B0[31:0] 2: 在 0x4 读 B7B6B5B4[31:0], 在 0x4 写 B7B6B5- B4[31:0] 3: 在 0x8 读 BBBAB9B8[31:0], 在 0x8 写 BBBAB9- B8[31:0] 4: 在 0xC 读 BFBEBDBC[31:0], 在 0xC 写 BFBEBD- BC[31:0]	0x0/B3B2B1B0 0x4/B7B6B5B4 0x8/BBBAB9B8 0xC/BFBEBDBC

操作一个不支持字节或半字写的 AHB 设备

当 DMA 模块开始一个 AHB 的字节或半字写操作时, 数据将在 HWDATA[31:0] 总线中未使用的部分重复。因此, 如果 DMA 以字节或半字写入不支持字节或半字写操作的 AHB 设备时 (即 HSIZE 不适用于该模块), 不会发生错误, DMA 将按照下面两个例子写入 32 位 HWDATA 数据:

- 当 HSIZE 为半字时, 写入半字 ‘0xABCD’, DMA 将设置 HWDATA 总线为 ‘0xABCDABCD’。
- 当 HSIZE 为字节时, 写入字节 ‘0xAB’, DMA 将设置 HWDATA 总线为 ‘0xABABABAB’。

假定 AHB/APB 桥是一个 AHB 的 32 位从设备, 它不处理 HSIZE 参数, 它将按照下述方式把任何 AHB 上的字节或半字按 32 位传送到 APB 上:

- 一个 AHB 上对地址 0x0(或 0x1、0x2 或 0x3) 的写字节数据 ‘0xB0’ 操作, 将转换到 APB 上对地址 0x0 的写字数据 ‘0xB0B0B0B0’ 操作。
- 一个 AHB 上对地址 0x0(或 0x2) 的写半字数据 ‘0xB1B0’ 操作, 将转换到 APB 上对地址 0x0 的写字数据 ‘0xB1B0B1B0’ 操作。

例如, 如果要写入 APB 后备寄存器 (与 32 位地址对齐的 16 位寄存器), 需要配置存储器数据源宽度 (MSIZE) 为 ‘16 位’, 外设目标数据宽度 (PSIZE) 为 ‘32 位’。

10.3.5 错误管理

读写一个保留的地址区域, 将会产生 DMA 传输错误。当在 DMA 读写操作时发生 DMA 传输错误时, 硬件会自动地清除发生错误的通道所对应的通道配置寄存器 (DMA_CCRx) 的 EN 位, 该通道操作被停止。此时, 在 DMA_IFT 寄存器中对应该通道的传输错误中断标志位 (TEIF) 将被置位, 如果在 DMA_CCRx 寄存器中设置了传输错误中断允许位, 则将产生中断。

10.3.6 中断

每个 DMA 通道都可以在 DMA 传输过半、传输完成和传输错误时产生中断。为应用的灵活性考虑, 通过设置寄存器的不同位来打开这些中断。

表 46. DMA 中断请求


中断事件	事件标志位	使能控制位
传输过半	HTIF	HTIE
传输完成	TCIF	TCIE
传输错误	TEIF	TEIE

10.3.7 DMA 请求映像

DMA 控制器

从外设 TIMx、ADCx、DACx、SPIx、I2Cx、USB 和 UARTx 产生的 7 个请求，通过逻辑或输入到 DMA 控制器，这意味着同时只能有一个请求有效。参见下图的 DMA 请求映像。

外设的 DMA 请求，可以通过设置相应外设寄存器中的控制位，被独立地开启或关闭。



685114

图 23. 外设 DMA 请求映射

10.4 DMA 寄存器描述

表 47. DMA 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	DMA_ISR	DMA 中断状态寄存器	0	小节 10.4.1
0x04	DMA_IFCR	DMA 中断标志清除寄存器	0	小节 10.4.2
0x08 + 20 × (n - 1)	DMA_CCRx	DMA 通道 n 配置寄存器	0	小节 10.4.3
0x0C + 20 × (n - 1)	DMA_CNDTRx	DMA 通道 n 传输数量寄存器	0	小节 10.4.4
0x10 + 20 × (n - 1)	DMA_CPARx	DMA 通道 n 外设地址寄存器	0	小节 10.4.5
0x14 + 20 × (n - 1)	DMA_CMARx	DMA 通道 n 存储器地址寄存器	0	小节 10.4.6

10.4.1 DMA 中断状态寄存器 (DMA_ISR)

起始地址: DMA1:0x40020000,DMA2:0x40020400

地址偏移: 0x00

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				TEIF7	HTIF7	TCIF7	GIF7	TEIF6	HTIF6	TCIF6	GIF6	TEIF5	HTIF5	TCIF5	GIF5
				r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TEIF4	HTIF4	TCIF4	GIF4	TEIF3	HTIF3	TCIF3	GIF3	TEIF2	HTIF2	TCIF2	GIF2	TEIF1	HTIF1	TCIF1	GIF1
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
31 : 28	Reserved		0	始终读为 0。
27, 23, 19, 15, 11, 7, 3	TEIFx	r	0	通道 x 的传输错误标志 (x = 1 …7)(Channel x transfer error flag) 硬件设置这些位。在 DMA_IFCR 寄存器的相应位写入‘1’可以清除这里对应的标志位。 0: 在通道 x 没有传输错误 (TE) 1: 在通道 x 发生了传输错误 (TE)
26, 22, 18, 14, 10, 6, 2	HTIFx	r	0	通道 x 的半传输标志 (x = 1 …7)(Channel x half transfer flag) 硬件设置这些位。在 DMA_IFCR 寄存器的相应位写入‘1’可以清除这里对应的标志位。 0: 在通道 x 没有半传输事件 (HT) 1: 在通道 x 产生了半传输事件 (HT)

Bit	Field	Type	Reset	Description
25, 21, 17, 13, 9, 5, 1	TCIFx	r	0	通道 x 的传输完成标志 (x = 1 ... 7)(Channel x transfer complete flag) 硬件设置这些位。在 DMA_IFCR 寄存器的相应位写入 '1' 可以清除这里对应的标志位。 0: 在通道 x 没有传输完成事件 (TC) 1: 在通道 x 产生了传输完成事件 (TC)
24, 20, 16, 12, 8, 4, 0	GIFx	r	0	通道 x 的全局中断标志 (x = 1 ... 7)(Channel x global interrupt flag) 硬件设置这些位。在 DMA_IFCR 寄存器的相应位写入 '1' 可以清除这里对应的标志位。 0: 在通道 x 没有 TE、HT 或 TC 事件 1: 在通道 x 产生了 TE、HT 或 TC 事件

10.4.2 DMA 中断标志清除寄存器 (DMA_IFCR)

起始地址: DMA1:0x40020000,DMA2:0x40020400

地址偏移: 0x04

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				CTE IF7	CHT IF7	CTC IF7	CG IF7	CTE IF6	CHT IF6	CTC IF6	CG IF6	CTE IF5	CHT IF5	CTC IF5	CG IF5
				w	w	w	w	w	w	w	w	w	w	w	w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CTE IF4	CHT IF4	CTC IF4	CG IF4	CTE IF3	CHT IF3	CTC IF3	CG IF3	CTE IF2	CHT IF2	CTC IF2	CG IF2	CTE IF1	CHT IF1	CTC IF1	CG IF1
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

Bit	Field	Type	Reset	Description
31 : 28	Reserved		0	始终读为 0。
27, 23, 19, 15, 11, 7, 3	CTEIFx	r	0	清除通道 x 的传输错误标志 (x = 1 ... 7)(Channel x transfer error clear) 这些位由软件设置和清除。 0: 不起作用 1: 清除 DMA_ISR 寄存器中的对应 TEIF 标志
26, 22, 18, 14, 10, 6, 2	CHTIFx	r	0	清除通道 x 的半传输标志 (x = 1 ... 7)(Channel x half transfer clear) 这些位由软件设置和清除。 0: 不起作用 1: 清除 DMA_ISR 寄存器中的对应 HTIF 标志

Bit	Field	Type	Reset	Description
25, 21, 17, 13, 9, 5, 1	CTCIFx	r	0	清除通道 x 的传输完成标志 (x = 1 ... 7)(Channel x transfer complete clear) 这些位由软件设置和清除。 0: 不起作用 1: 清除 DMA_ISR 寄存器中的对应 TCIF 标志
24, 20, 16, 12, 8, 4, 0	CGIFx	r	0	清除通道 x 的全局中断标志 (x = 1 ... 7)(Channel x global interrupt clear) 这些位由软件设置和清除。 0: 不起作用 1: 清除 DMA_ISR 寄存器中的对应的 GIF、TEIF、HTIF 和 TCIF 标志

10.4.3 DMA 通道 x 配置寄存器 (DMA_CCRx) (x = 1...7)

起始地址: DMA1:0x40020000,DMA2:0x40020400

地址偏移: 0x08 + 20 x(通道编号 - 1)

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	MEM2 MEM	PL[1: 0]	MSIZE[1: 0]	PSIZE[1: 0]	MINC	PINC	CIRC	DIR	TEIE	HTIE	TCIE	EN			
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 15	Reserved		0	始终读为 0。
14	MEM2MEM	rw	0	存储器到存储器模式 (Memory to memory mode) 该位由软件设置和清除。 0: 非存储器到存储器模式 1: 启动存储器到存储器模式
13 : 12	PL[1:0]	rw	0	通道优先级 (Channel priority level) 这些位由软件设置和清除。 00: 低 01: 中 10: 高 11: 最高
11 : 10	MSIZE[1:0]	rw	0	存储器数据宽度 (Memory size) 这些位由软件设置和清除。 00: 8 位 01: 16 位 10: 32 位 11: 保留

Bit	Field	Type	Reset	Description
9 : 8	PSIZE[1:0]	rw	0	外设数据宽度 (Peripheral size) 这些位由软件设置和清除。 00: 8 位 01: 16 位 10: 32 位 11: 保留
7	MINC	rw	0	存储器地址增量模式 (Memory increment mode) 该位由软件设置和清除。 0: 不执行存储器地址增量操作 1: 执行存储器地址增量操作
6	PINC	rw	0	外设地址增量模式 (Peripheral increment mode) 该位由软件设置和清除。 0: 不执行外设地址增量操作 1: 执行外设地址增量操作
5	CIRC	rw	0	循环模式 (Circular mode) 该位由软件设置和清除。 0: 不执行循环操作 1: 执行循环操作
4	DIR	rw	0	数据传输方向 (Data transfer direction) 该位由软件设置和清除。 0: 从外设读 1: 从存储器读
3	TEIE	rw	0	允许传输错误中断 (Transfer error interrupt enable) 该位由软件设置和清除。 0: 禁止 TE 中断 1: 允许 TE 中断
2	HTIE	rw	0	允许半传输中断 (Half transfer interrupt enable) 该位由软件设置和清除。 0: 禁止 HT 中断 1: 允许 HT 中断
1	TCIE	rw	0	允许传输完成中断 (Transfer complete interrupt enable) 该位由软件设置和清除。 0: 禁止 TC 中断 1: 允许 TC 中断
0	EN	rw	0	通道开启 (Channel enable) 该位由软件设置和清除。 0: 通道不工作 1: 通道开启

10.4.4 DMA 通道 x 传输数量寄存器 (DMA_CNDTRx) (x = 1...7)

起始地址: DMA1:0x40020000,DMA2:0x40020400

地址偏移: $0x0C + 20 \times (\text{通道编号} - 1)$

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
NDT[15: 0]															
rw															

Bit	Field	Type	Reset	Description
31 : 16	Reserved		0	始终读为 0。
15 : 0	NDT[15:0]	rw	0	数据传输数量 (Number of data to transfer) 数据传输数量为 0 ~ 65535。这个寄存器只能在通道不工作 (DMA_CCRx 的 EN = 0) 时写入。通道开启后该寄存器变为只读, 指示剩余的待传输的字节数目。寄存器内容在每次 DMA 传输后递减。数据传输结束后, 寄存器的内容或者变为 0; 或者当该通道配置为自动重加载模式时, 寄存器的内容将被自动重新加载为之前配置时的数值。当寄存器的内容为 0 时, 无论通道是否开启, 都不会发生任何数据传输。

10.4.5 DMA 通道 x 外设地址寄存器 (DMA_CPARx) (x = 1...7)

起始地址: DMA1:0x40020000,DMA2:0x40020400

地址偏移: $0x10 + 20 \times (\text{通道编号} - 1)$

复位值: 0x0000 0000

当开启通道 (DMA_CCRx 的 EN = 1) 时不能写该寄存器。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PA[31: 16]															
rw															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PA[15: 0]															
rw															

Bit	Field	Type	Reset	Description
31 : 0	PA[31:0]	rw	0	外设地址 (Peripheral address) 外设数据寄存器的基地址，作为数据传输的源或目标。 当 PSIZE = '01' (16 位)，不使用 PA[0] 位。操作自动地与半字地址对齐。 当 PSIZE = '10' (32 位)，不使用 PA[1: 0] 位。操作自动地与字地址对齐。

10.4.6 DMA 通道 x 存储器地址寄存器 (DMA_CMARx) (x = 1...7)

起始地址: DMA1:0x40020000,DMA2:0x40020400

地址偏移: 0x14 + 20 x(通道编号 - 1)

复位值: 0x0000 0000

当开启通道 (DMA_CCRx 的 EN = 1) 时不能写该寄存器。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MA[31: 16]															
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MA[15: 0]															
rw															

Bit	Field	Type	Reset	Description
31 : 0	MA[31:0]	rw	0	存储器地址 (Memory address) 存储器地址作为数据传输的源或目标。 当 MSIZE = '01' (16 位)，不使用 MA[0] 位。操作自动地与半字地址对齐。 当 MSIZE = '10' (32 位)，不使用 MA[1: 0] 位。操作自动地与字地址对齐。

11 模拟/数字转换 (ADC)

11.1 ADC 介绍

12 位 ADC 是逐次逼近式的模拟—数字转换器 (SAR A/D 转换器)。

A/D 转换器支持多种工作模式：单次转换和连续转换模式，并且可以选择通道自动扫描。A/D 转换的启动方式有软件设定、外部引脚触发以及各个定时器启动。

窗口比较器 (模拟看门狗) 允许应用程序检测输入电压是否超出了用户设定的高/低阈值。

ADC 的输入时钟不得超过 15MHz，它是由 PCLK2 经分频产生。

11.2 ADC 主要特征

- 最高 12 位可编程分辨率的 SAR ADC，多达 16 路外部输入通道。
- ADC1 的内部信号源接内部温度传感器，ADC2 的内部信号源接内部 1.2V 参考电压
- 高达 1Msps 转换速率
- 支持多种工作模式：
 - 单次转换模式：A/D 转换在指定通道完成一次转换
 - 单周期扫描模式：A/D 转换在所有指定通道完成一个周期 (从低序号通道到高序号通道) 转换
 - 连续扫描模式：A/D 转换连续执行单周期扫描模式直到软件停止 A/D 转换
- 通道采样时间，分辨率可软件配置
- 支持 DMA 传输
- A/D 转换开始条件：
 - 软件启动
 - 外部触发启动
 - Timer 匹配
- 模拟看门狗，转换结果可和指定的值相比较，当转换值和设定值相匹配时，用户可设定是否产生中断请求

11.3 ADC 功能描述

下图显示了 ADC 框图




图 24. ADC 框图

11.3.1 ADC 开关控制

通过设置 ADC_ADCFG 寄存器的 ADEN 位可给 ADC 上电。当第一次设置 ADEN 位时，它将 ADC 从断电状态下唤醒。

ADC 上电延迟一段时间后 (t_{STAB})，设置 ADST 位开始进行转换。

通过清除 ADST 位可以停止转换，设置 ADEN 位可置于断电模式。在这个模式中，ADC 几乎不耗电 (仅几个 μA)。

11.3.2 通道选择

包含多路外部输入通道、内部温度传感器通道和内部 1.2V 参考电压通道。每个外部输入通道都有独立的使能位，可通过设置 ADC_ADCHS 寄存器的对应位来设置。

11.4 ADC 工作模式

11.4.1 单次转换模式

在单次转换模式下，A/D 转换相应通道上只执行一次，具体流程如下：

- 通过软件、外部触发输入及定时器溢出置位 ADST，CONT = 0，开始 A/D 转换。
- 当 A/D 转换完成，A/D 转换的数据值将存储于 A/D 的数据寄存器 ADC_ADDDATA 和 ADDRn 中。
- A/D 转换完成，状态寄存器 ADC_ADSTA 的 ADIF 位置 1。若此时控制寄存器 ADC_ADCR 的 ADIE 位置 1，将产生 AD 转换结束中断请求。
- A/D 转换期间，ADST 位保持为 1。A/D 转换结束，ADST 位自动清 0，A/D 转换器进入空闲模式。

注：在单次转换模式下，如果软件使能多于一个通道，序号最小的通道被转换，其他通道被忽略。




图 25. 单次转换模式时序图

11.4.2 单周期扫描模式

在单周期扫描模式下，将进行一次从被使能的最小序号通道向最大序号通道的 A/D 转换，操作步骤如下：

软件或外部触发置位 ADST 开始，从最小序号通道到最大序号通道的 A/D 转换。

每路 A/D 转换完成后，A/D 转换数值将有序装载到相应通道的数据寄存器中，ADIF 转换结束标志被设置，如果设置了转换结束中断，则在所有通道转换都完成后产生中断请求。

转换结束后，ADST 位自动清 0，A/D 转换器进入空闲状态。




图 26. 单周期扫描下使能通道转换时序图

11.4.3 连续扫描模式

在连续扫描模式下，A/D 转换在 ADC_ADCHS 寄存器中的 CHENn 位被使能的通道上顺序进行，操作步骤如下：

软件或外部触发置位 ADST 开始，从最小序号通道到最大序号通道的 A/D 转换。

当所有通道的 A/D 转换完成一遍后，A/D 转换数值将有序装载到相应的数据寄存器中，ADIF 转换结束标志被设置，如果设置了转换结束中断，则在所有通道转换都完成后产生中断请求。

只要 ADST 位保持为 1，就重复步骤 2 到 3。当 ADST 位被清 0，A/D 转换停止，A/D 转换器进入空闲状态。当 ADST 清 0，A/D 转换将完成当前转换。




图 27. 连续扫描模式使能通道转换时序图

11.4.4 DMA 请求

单周期扫描和连续扫描时通道转换的值存储在各自通道的数据寄存 (ADDRn) 中，最近一次转换的结果也会保存在 ADC_ADDDATA 寄存器中。DMA 传输时可以选择传输某个特定通道的数据，或者传输所有扫描通道的结果。

11.4.5 采样频率设置

ADC 的时钟 ADCLK 由 PCLK2 分频得到，分频系数可通过设置 ADC_ADCFG 寄存器的 ADCPRE 位来确定，即 $PCLK2 / (N+1) / 2$ 分频后作为 ADC 时钟。设置 ADC 分辨率为 n 位 (n=8,9,10,11,12)，每个通道采样时间为 m， $F_{sample} = F_{ADCLK} / (m + n + 1.5)$ 。假设分辨率配置为 12bit，每个通道采样时间为 1.5T，则 $F_{sample} = F_{ADCLK} / 15$ 。

11.5 数据对齐

ADC_ADCR 寄存器中的 ALIGN 位选择转换后数据储存的对齐方式。数据可以左对齐或右对齐，如下图所示。




图 28. 数据对齐方式

11.5.1 可编程采样时间

ADC 使用若干个 ADC_CLK 周期对输入电压采样，采样周期数目可以通过 ADC_CFG 寄存器中的 SAMCTL 位更改。

总转换时间如下计算：

$$T_{\text{CONV}} = \text{采样时间} + 13.5 \text{ 个周期}$$

例如：

当 ADCCLK = 15MHz，采样时间为 1.5 周期

$$T_{\text{CONV}} = 1.5 + 13.5 = 15 \text{ 周期} = 1\mu\text{s}$$

11.5.2 可编程分辨率

ADC 转换有效位数可通过 ADC_CFG 寄存器中的 RSLTCTL[2: 0] 位更改，以便加快数据转换速率，有效数据位是在 12 位数据高位对齐。

11.6 外部触发转换

ADC 转换可以由外部事件触发 (例如定时器捕获，EXTI 线)。如果设置了 ADC_ADCR 寄存器的 TRGEN 位，就可以使用外部事件触发转换。通过设置 TRGSEL 位可以选择外部触发源。

具体的外部触发源选择情况，可以参考 AD 控制寄存器相关位的描述。

在触发信号产生后，延时 N 个 PCLK2 的时钟周期再开始采样。如果是触发扫描模式，只有第一个通道采样被延时，其余通道是在上一个采样结束后立即开始。

11.7 温度传感器

温度传感器可以用来测量器件周围的温度 (T_A)。

温度传感器在内部和 ADC 的内部信号源通道相连接，此通道把传感器输出的电压转换成数字值。当传感器不使用时，可设置寄存器相应位来单独关闭。

温度传感器输出电压随温度线性变化，由于生产过程的变化，温度变化曲线的偏移在不同芯片上会有不同。

内部温度传感器更适合于检测温度的变化，而不是测量绝对的温度。如果需要测量精确的温度，应该使用一

个外置的温度传感器。

温度数值计算如下：

$$T(^{\circ}\text{C}) = (V_{\text{SENSE}} - V_{25}) / \text{Avg_Slope} + 25$$

V_{25} : 25°C 时的 V_{SENSE} 值

V_{SENSE} : 温度传感器当前的输出电压

$V_{\text{SENSE}} = \text{Value} * V_{\text{dd}} / 4096$ (Value 是 ADC 的转换结果数据)

Avg_Slope: 温度与 V_{SENSE} 曲线的平均斜率 (以 mV/°C 或 $\mu\text{V}/^{\circ}\text{C}$ 表示)

V_{25} 和 Avg_Slope 的典型值请参考数据手册温度传感器章节。

11.8 内部基准参考电压

ADC 的内部信号源通道连接了一个内部基准参考电压，大小为 1.2V，此通道把 1.2v 的参考电压输出转换为数字值。

内部参考电压有单独的始能位，可通过设置寄存器的相应位开启或关闭。

11.9 窗口比较器模式下 AD 转换结果监控

比较模式下提供了上限和下限两个比较寄存器。可通过软件设定 CMPCH 位选择监控通道。

当 $\text{CPMHDATA} \geq \text{CPMLDATA}$ 时，比较结果大于或等于 ADC_ADCMPR 寄存器的 CMPHDATA 指定值或者小于 CPMLDATA 指定值，状态寄存器 ADC_ADSTA 的 ADWIF 位置 1。

当 $\text{CPMHDATA} < \text{CPMLDATA}$ 时，比较结果大于或等于 CMPHDATA 指定值且小于 CPMLDATA 指定值，状态寄存器 ADC_ADSTA 的 ADWIF 位置 1。如果控制寄存器 ADC_ADCR 的 ADWIE 置位，将产生 ADINT 中断请求。

11.10 ADC 寄存器描述

表 48. ADC 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	ADC_ADDATA	A/D 数据寄存器	0x00000000	小节 11.10.1
0x04	ADC_ADCFG	A/D 配置寄存器	0x00000000	小节 11.10.2
0x08	ADC_ADCR	A/D 控制寄存器	0x00000000	小节 11.10.3
0x0C	ADC_ADCHS	A/D 通道选择寄存器	0x00000000	小节 11.10.4
0x10	ADC_ADCMPR	A/D 窗口比较寄存器	0x00000000	小节 11.10.5
0x14	ADC_ADSTA	A/D 状态寄存器	0x00000000	小节 11.10.6
0x18 ~ 0x38	ADC_ADDR0 ~ 8	A/D 数据寄存器	0x00000000	小节 11.10.7

11.10.1 A/D 数据寄存器 (ADC_ADDATA)

起始地址: ADC1:0x40012400, ADC2:0x40012800

地址偏移: 0x00

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved										VALID	OVER RUN	CHANNELSEL			
										r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA[15: 0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
31 : 22	Resvered			始终读为 0。
21	VALID	r	0	有效标志位 (只读)(Valid flag) 1 = DATA[11: 0] 位数据有效 0 = DATA[11: 0] 位数据无效 相应模拟通道转换完成后, 将该位置位, 读 ADC_ADDDATA 寄存器后, 该位由硬件清除。
20	OVERRUN	r	0	数据覆盖标志位 (只读)(Overrun flag) 1 = DATA[11: 0] 数据被覆盖 0 = DATA[11: 0] 数据最近一次转换结果 新的转换结果装载至寄存器之前, 若 DATA[11: 0] 的数据没有被读取, OVERRUN 将置 1。读 ADC_ADDDATA 寄存器后, 该位由硬件清除。
19 : 16	CHANNELSEL	r	0	该 4 位显示当前数据所对应的通道 (Channel selection) 0000 = 通道 0 的转换数据 0001 = 通道 1 的转换数据 0010 = 通道 2 的转换数据 0011 = 通道 3 的转换数据 0100 = 通道 4 的转换数据 0101 = 通道 5 的转换数据 0110 = 通道 6 的转换数据 0111 = 通道 7 的转换数据 1000 = 温度传感器的转换数据 其他: 无效
15 : 0	DATA	r	0	12 位 A/D 转换结果 (Transfer data) 根据设置左对齐或者右对齐。

11.10.2 A/D 配置寄存器 (ADC_ADCFG)

起始地址: ADC1:0x40012400, ADC2:0x40012800

地址偏移: 0x04

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		SAMCTL[2:0]			RSLTCTL[2:0]			ADCPRE			Res.	TVSEN	ADWEN	ADEN	
		rw			rw			rw				rw	rw	rw	

Bit	Field	Type	Reset	Description
31 : 13	Resvered			始终读为 0。
12 : 10	SAMCTL[2:0]	rw	0	选择通道 x 的采样时间 (Channel x Sample time selection) 这些位用于独立地选择每个通道的采样时间。在采样周期中通道选择位必须保持不变。 000: 1.5 周期 100: 41.5 周期 001: 7.5 周期 101: 55.5 周期 010: 13.5 周期 110: 71.5 周期 011: 28.5 周期 111: 239.5 周期
9 : 7	RSLTCTL[2:0]	rw	0	选择 ADCx 转换数据分辨率 (resolution) 000: 12 位有效 001: 11 位有效 010: 10 位有效 011: 9 位有效 100: 8 位有效
6 : 4	ADCPRE	rw	0	ADC 预分频 (ADC prescaler) 由软件置 ‘1’ 或清 ‘0’ 来确定 ADC 时钟频率。 n: PCLK2 2*(n+1) 分频后作为 ADC 时钟
3	Reserved			始终读为 0。
2	TVSEN	rw	0	温度传感器和内部参考电压使能控制位 (Temperature sensor enable) 1 = 使能 0 = 禁止 注: 在 ADC1 中为温度传感器始能, 在 ADC2 中为内部参考电压始能。
1	ADWEN	rw	0	A/D 窗口比较器使能 (ADC window comparison enable) 1 = A/D 窗口比较器使能 0 = A/D 窗口比较器禁用
0	ADEN	rw	0	A/D 转换使能 (ADC enable) 1 = 使能 0 = 禁用

11.10.3 A/D 控制寄存器 (ADC_ADCR)

起始地址: ADC1:0x40012400, ADC2:0x40012800

地址偏移: 0x08

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CMPCH				ALIGN	ADMD		ADST	SYNCEN	TRGSEL			DMAEN	TRGEN	ADWIE	ADIE
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 16	Resvered			始终读为 0。
15 : 12	CMPCH	rw	0	窗口比较通道选择 (Window comparison channel selection) 0000 = 选择比较通道 0 转换结果 0001 = 选择比较通道 1 转换结果 0010 = 选择比较通道 2 转换结果 0011 = 选择比较通道 3 转换结果 0100 = 选择比较通道 4 转换结果 0101 = 选择比较通道 5 转换结果 0110 = 选择比较通道 6 转换结果 0111 = 选择比较通道 7 转换结果 1000 = 选择温度传感器或内部参考电压 1111 = 所有扫描通道 其他: 无效
11	ALIGN	rw	0	数据对齐 (Data alignment) 0: 右对齐 1: 左对齐
10 : 9	ADMD	rw	0	A/D 转换模式 (ADC mode) 00: 单次转换 01: 单周期扫描 10: 连续扫描 当改变转换模式时, 软件要先禁用 ADST 位。
8	ADST	rw	0	A/D 转换开始 (ADC start) 1 = 转换开始 0 = 转换结束或进入空闲状态 ADST 置位有下列两种方式: 在单次模式或者单周期模式下, 转换完成后, ADST 将被硬件自动清除。 在连续扫描模式下, A/D 转换将一直进行, 直到软件写 '0' 到该位或系统复位。

Bit	Field	Type	Reset	Description
7	SYNCEN	rw	0	两个 ADC 同步转换使能 0: 两个 ADC 分别转换 1: 作为从 ADC, 与另一个 ADC 同步转化 注: 两个 ADC 的 SYNCEN 不能同时设为 1。
6 : 4	TRGSEL	rw	0	外部触发源选择 (External trigger selection) ADC1 的触发配置如下: 000: TIM1_CC1 001: TIM1_CC2 010: TIM1_CC3 011: TIM2_CC2 100: TIM3_TRGO 101: TIM4_CC4 110: TIM3_CC1 111: EXTI 线 11 ADC2 的触发配置如下: 000: TIM1_TRGO 001: TIM1_CC4 010: TIM2_TRGO 011: TIM2_CC1 100: TIM3_CC4 101: TIM4_TRGO 110: TIM3_CC1 111: EXTI 线 15
3	DMAEN	rw	0	DMA 使能 (Direct memory access enable) 1 = DMA 请求使能 0 = DMA 禁止
2	TRGEN	rw	0	外部硬件触发源 (External trigger enable) 1 = 使用外部触发信号启动 A/D 转换 0 = 不用外部触发信号启动 A/D 转换
1	ADWIE	rw	0	A/D 窗口比较器中断使能 (ADC window comparator interrupt enable) 1 = 使能 A/D 窗口比较器中断 0 = 禁用 A/D 窗口比较器中断
0	ADIE	rw	0	A/D 中断使能 (ADC interrupt enable) 1 = 使能 A/D 中断 0 = 禁用 A/D 中断 如果 ADINT 置位, A/D 转换结束后产生中断请求。

11.10.4 A/D 通道选择寄存器 (ADC_ADCHS)

起始地址: ADC1:0x40012400,ADC2:0x40012800

地址偏移: 0x0C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							SENSOR EN	CHEN7	CHEN6	CHEN5	CHEN4	CHEN3	CHEN2	CHEN1	CHEN0
							rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 9	Resvered			始终读为 0。
8	SENSOREN	rw	0	传感器始能 (Sensor enable) 1 = 使能 0 = 禁用
7	CHEN7	rw	0	模拟输入通道 7 使能 (Analog input channel 7 enable) 1 = 使能 0 = 禁用
6	CHEN6	rw	0	模拟输入通道 6 使能 (Analog input channel 6 enable) 1 = 使能 0 = 禁用
5	CHEN5	rw	0	模拟输入通道 5 使能 (Analog input channel 5 enable) 1 = 使能 0 = 禁用
4	CHEN4	rw	0	模拟输入通道 4 使能 (Analog input channel 4 enable) 1 = 使能 0 = 禁用
3	CHEN3	rw	0	模拟输入通道 3 使能 (Analog input channel 3 enable) 1 = 使能 0 = 禁用
2	CHEN2	rw	0	模拟输入通道 2 使能 (Analog input channel 2 enable) 1 = 使能 0 = 禁用
1	CHEN1	rw	0	模拟输入通道 1 使能 (Analog input channel 1 enable) 1 = 使能 0 = 禁用
0	CHEN0	rw	0	模拟输入通道 0 使能 (Analog input channel 0 enable) 1 = 使能 0 = 禁用

11.10.5 A/D 窗口比较寄存器 (ADC_ADCMPR)

起始地址: ADC1:0x40012400, ADC2:0x40012800

地址偏移: 0x10

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				CMPHDATA											
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				CMPLDATA											
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 20	Resvered			始终读为 0。
27 : 16	CMPHDATA	rw	0	比较数值上限 (Compare data high limit) 该 12 位数值将和指定通道的转换结果相比较。
15 : 12	Resvered			始终读为 0。
11 : 0	CMPLDATA	rw	0	比较数值下限 (Compare data low limit) 该 12 位数值将和指定通道的转换结果相比较。

11.10.6 A/D 状态寄存器 (ADC_ADSTA)

起始地址: ADC1:0x40012400,ADC2:0x40012800

地址偏移: 0x14

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				OVERRUN[8:0]								Reserved			VALID [8:0]
				r	r	r	r	r	r	r	r				r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALID[8:0]								CHANNEL[3:0]				Res.	BUSY	ADWIF	ADIF
r	r	r	r	r	r	r	r	r	r	r	r			rc_w1	rc_w1

Bit	Field	Type	Reset	Description
31 : 29	Resvered			始终读为 0。
28 : 20	OVERRUN	r	0	通道 0 ~ 8 的数据覆盖标志位 (Overrun flag) 只读。
19 : 17	Resvered			始终读为 0。
16 : 8	VALID	r	0	通道 0 ~ 8 的有效标志位 (Valid flag) 只读。
7 : 4	CHANNEL	r	0	当前转换通道 (Current conversion channel) 该 4 位在 BUSY = 1 时表示进行转换中的通道。BUSY = 0 时表示可进行下次转换的通道。
3	Reserved			始终读为 0。

Bit	Field	Type	Reset	Description
2	BUSY	r	0	忙/空闲 (Busy) 1 = A/D 转换器忙碌 0 = A/D 转换器空闲
1	ADWIF	rw	0	比较标志位 (ADC window comparator interrupt flag) 选择的 A/D 转换通道, 结果大于等于 ADCMPHR 或小于 ADCMPLR, 该位置 '1'。写 '1' 清该位。
0	ADIF	rw	0	A/D 转换结束标志位 (ADC interrupt flag) 该位由硬件在通道组转换结束时设置, 由软件清除。1 = A/D 转换完成 0 = A/D 转换未完成 该标志位写 '1' 清零。

11.10.7 A/D 数据寄存器 (ADC_ADDR0 ~ 8)

起始地址: ADC1:0x40012400, ADC2:0x40012800

地址偏移: 0x18_0x38

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved										VALID	OVER RUN	Reserved			
										r	r				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA[15: 0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
31 : 22	Reserved			始终读为 0。
21	VALID	r	0	有效标志位 (只读)(Valid flag) 1 = DATA[11: 0] 位数据有效 0 = DATA[11: 0] 位数据无效 相应模拟通道转换完成后, 将该位置位, 读 ADC_ADDDATA 寄存器后, 该位由硬件清除。
20	OVERRUN	r	0	数据覆盖标志位 (只读)(Overrun flag) 1 = DATA [11: 0] 数据被覆盖 0 = DATA [11: 0] 数据最近一次转换结果 新的转换结果装载至寄存器之前, 若 DATA[11: 0] 的数据没有被读取, OVERRUN 将置 '1', 读 ADC_ADDDATA 寄存器后, 该位由硬件清除。
19 : 16	Reserved			始终读为 0。
15 : 0	DATA	r	0	通道 0 ~ 8 的 12 位 A/D 转换结果 (Transfer data) 根据设置左对齐或者右对齐。

12 数字/模拟转换 (DAC)

12.1 DAC 简介

数字/模拟转换模块 (DAC) 是 12 位数字输入，电压输出的数字/模拟转换器。DAC 可以配置成 8 位或者 12 位模式，也可以与 DMA 控制器配合使用。DAC 工作在 12 位模式时，数据可以设置成左对齐，也可以设置成右对齐。DAC 有 2 个输出通道，每个通道都有单独的转换器，可以工作在双 DAC 模式。在此模式下，可以同步地更新 2 个通道的输出，这 2 个通道的转换可以同时进行，也可以分别进行。

为了保证 DAC 能够正常工作，DAC 的输入时钟频率不能超过 1MHz。

12.2 DAC 主要特征

- 2 个 DAC 转换器：1 个输出通道对应 1 个转换器
- 8 位或者 12 位单调输出
- 12 位模式下数据左对齐或者右对齐
- 同步更新功能
- 噪声波形生成
- 三角波形生成
- 双 DAC 通道同时或者分别转换
- 每个通道都有 DMA 功能
- 外部触发转换

单个 DAC 通道的框图如下图：




图 29. DAC 通道模块框图

表 50. DAC 管脚

名称	型号类型	注释
V _{DDA}	输入，模拟电源	模拟电源
V _{SSA}	输入，模拟电源地	模拟电源的地线
DAC_OUTx	模拟输出信号	DAC 通道 x 的模拟输出

注：一旦使能 DAC 通道，相应的 GPIO 管脚（PA4 或者 PA5）就会自动与 DAC 的模拟输出相连（DAC_OUTx）。为了避免寄生的干扰和额外的功耗，管脚 PA4 或者 PA5 在之前应当设置成模拟输入（AIN）。

12.3 DAC 功能描述

12.3.1 始能 DAC 通道

将 DAC_CR 寄存器的 ENx 位置 1 即可打开对 DAC 通道 x 的供电。经过一段启动时间 t_{WAKEUP}，DAC 通道 x 即被使能。

注：ENx 位只会使能 DAC 通道 x 的模拟部分，即便该位被置 0，DAC 通道 x 的数字部分仍然工作。

12.3.2 DAC 数据格式

根据选择的配置模式，数据按照下文所述写入指定的寄存器：

- 单 DAC 通道 x，有 3 种情况：
 - 8 位数据右对齐：用户须将数据写入寄存器 DAC_DHR8Rx 的 [7: 0] 位（实际是存入寄存器 DHRx[11: 4] 位）
 - 12 位数据左对齐：用户须将数据写入寄存器 DAC_DHR12Lx 的 [15: 4] 位（实际是存入寄存器 DHRx[11: 0] 位）
 - 12 位数据右对齐：用户须将数据写入寄存器 DAC_DHR8Rx 的 [11: 0] 位（实际存入寄存器 DHRx[11: 0] 位）

根据对 DAC_DHRyyyx 寄存器的操作，经过相应的移位后，写入的数据被转存到 DHRx 寄存器中（DHRx 是内部的数据保存寄存器 x）。随后，DHRx 的内容或被自动地传送到 DORx 寄存器，或通过软件触发或外部事件触发被传送到 DORx 寄存器。




图 30. 单 DAC 通道模式的数据寄存器

- 双 DAC 通道，有 3 种情况：
 - 8 位数据右对齐：用户须将 DAC 通道 1 数据写入寄存器 DAC_DHR8Rx 的 [7: 0] 位（实际是存入寄存器 DHR1[11: 4] 位），将 DAC 通道 2 数据写入寄存器 DAC_DHR8Rx 的 [15: 8] 位（实际是存入寄存器 DHR2[11: 4] 位）
 - 12 位数据左对齐：用户须将 DAC 通道 1 数据写入寄存器 DAC_DHR12LD 的 [15: 4] 位（实际是存入寄存器 DHR1[11: 0] 位），将 DAC 通道 2 数据写入寄存器 DAC_DHR12LD 的 [31: 20] 位（实际是存入寄存器 DHR2[11: 0] 位）
 - 12 位数据右对齐：用户须将 DAC 通道 1 数据写入寄存器 DAC_DHR12LD 的 [11: 0] 位（实际是存入寄存器 DHR1[11: 0] 位），将 DAC 通道 2 数据写入寄存器 DAC_DHR12LD 的 [27: 16] 位（实际是存入寄存器 DHR2[11: 0] 位）

根据对 DAC_DHRyyyD 寄存器的操作，经过相应的移位后，写入的数据被转存到 DHR1 和 DHR2 寄存器中（DHR1 和 DHR2 是内部的数据保存寄存器 x）。随后，DHR1 和 DHR2 的内容或被自动地传送到 DORx 寄存器，或通过软件触发或外部事件触发被传送到 DORx 寄存器。




图 31. 双 DAC 通道模式的数据寄存器


12.3.3 DAC 转换

用户不可以直接对寄存器 `DAC_DORx` 写入数据，任何作为 DAC 通道 x 输出的数据都必须通过从寄存器 `DAC_DHRx` 装入（用户实际将数据写入寄存器 `DAC_DHR8Rx`, `DAC_DHR12Lx`, `DAC_DHR12Rx`, `DAC_DHR8RD`, `DAC_DHR12LD` 或者 `DAC_DHR12RD`）。

如果没有选中硬件触发（寄存器 `DAC_CR1` 的 `TENx` 位置 ‘0’），存入寄存器 `DAC_DHRx` 的数据会在一个 `APB1` 时钟周期后自动传给寄存器 `DAC_DORx`。

如果某硬件触发被选中（寄存器 `DAC_CR1` 的 `TENx` 位置 ‘1’），数据传输在触发发生以后 3 个 `APB1` 时钟周期后完成。

一旦数据从寄存器 `DAC_DHRx` 装入寄存器 `DAC_DORx`，在经过时间 `tSETTLING` 之后，输出即有效，这段时间的长短按照电源电压和模拟输出负载的不同会有所变化。

图 32. `TEN = 0` 触发关闭时转换的时间框图

12.3.4 DAC 输出电压

数字输入经过 DAC 转换成模拟电压输出，其范围为 0 到 V_{REF} 。

任一 DAC 通道管脚上的输出电压满足下面的关系：

$$\text{DAC 输出} = V_{REF} \times (\text{DOR} / 4095)。$$

12.3.5 选择 DAC 触发

如果 $TENx$ 位被置 1，DAC 转换可以由某外部事件触发（定时器计数器，外部中断线）。8 个可能的事件中，由用户配置控制位 $TSELx[2:0]$ 来选中其中之一触发 DAC 转换。

表 51. 外部触发

触发源	类型	TEL[2:0]
定时器 1 TRGO 事件	来自片上定时器的内部信号	000
定时器 3 TRGO 事件		001
无效		010
无效		011
定时器 2 TRGO 事件		100
定时器 4 TRGO 事件		101
EXTI 线路 9	外部管脚	110
SWTRIG（软件触发）	软件控制位	111

每次 DAC 接口检测到来自选中定时器 TRGO 输出，或者外部中断线 9 的上升沿，最近存放在寄存器 DAC_DHRx 中的数据会被传送到寄存器 DAC_DORx 中。在 3 个 APB1 时钟周期后，寄存器 DAC_DORx 更新为新值。

如果选中软件触发，一旦 SWTRIG 位置 ‘1’，转换即开始。在寄存器 DAC_DORx 从寄存器 DAC_DHRx 取得数据后，SWTRIG 位由硬件自动置 0。

注：

1. $TSELx[2:0]$ 位在 ENx 位被置 1 时不能改变。
2. 如果选中软件触发，数据从寄存器 DAC_DHRx 装入寄存器 DAC_DORx 只需要一个 APB1 时钟周期。

12.3.6 DMA 请求

任一 DAC 通道都具有 DMA 功能。2 个 DMA 通道可分别用于 DAC 通道 1、2 的 DMA 请求。一旦有外部触发（而不是软件触发）发生，如果 $DMAENx$ 位置 ‘1’，则产生一个 DMA 请求。之后寄存器 DAC_DHRx 的数据被传到寄存器 DAC_DORx 。

在双 DAC 模式下，如果 2 个通道的 $DMAENx$ 位都被置 ‘1’，就会产生 2 个 DMA 请求。如果用户实际只需要一个 DMA 传输，那么应该选择只把其中一个 $DMAENx$ 位置 ‘1’。这样，程序可以在只使用一个 DMA 请求，一个 DMA 通道的情况下，管理工作在双 DAC 模式的 2 个 DAC 通道。

DAC 的 DMA 请求不会累计，因此如果第 2 个外部触发发生在在响应第 1 个外部触发之前，第 2 个 DMA 请求无效，也不会报错。

12.3.7 噪声生成

可以利用线性反馈移位寄存器（Linear Feedback Shift Register LFSR）产生幅度变化的伪噪声。通过设置 $WAVE[1:0]$ 位为 ‘01’ 来选中 DAC 噪声生成功能。寄存器 LFSR 的预装入值为 0xAAA。按照特定算法，在每

次触发事件后 3 个 APB1 时钟周期之后更新该寄存器的值。




图 33. DAC LFSR 寄存器算法

可以通过设置寄存器 DAC_CR 的 MAMPx[3: 0] 位来屏蔽部分或者全部 LFSR 的数据。经屏蔽的 LSFR 值与 DAC_DHRx 的数据的无溢出和，即被写入寄存器 DAC_DORx。

如果寄存器 LFSR 值为 0x000，则会注入 ‘1’（防锁定机制）。可以通过将 WAVEx[1: 0] 位置 0 来取消 LFSR 波形生成。




图 34. 带 LFSR 波形生成的 DAC 转换（使能软件触发）

注：为了产生噪声，必须使能 DAC 触发，即设 DAC CR 寄存器的 TENx 位为 1。

12.3.8 三角波生成

可以在 DC 或者缓慢变化的信号上加上一个小幅度的三角波。通过置 WAVEx[1: 0] 位为 ‘10’ 选中 DAC 的三角波生成功能。三角波的幅度可以通过设置 DAC_CR 寄存器的 MAMPx[3: 0] 位来选择。内部的三角波计数器每次触发事件之后 3 个 APB1 时钟周期后累加 1。计数器的值与寄存器 DAC_DHRx 数据的无溢出和，即被写入寄存器 DAC_DORx。在传入寄存器 DAC_DORx 的数据值小于 MAMP[3: 0] 位定义的最大幅度时，三角波计数器才会累加。一旦达到设置的最大幅度，计数器开始累减至 0，再开始累加，周而复始。

可以通过将 WAVEx[1: 0] 位置 ‘0’ 来取消三角波生成。




图 35. DAC 三角波生成




图 36. 带三角生成的 DAC 转换（使能软件触发）

注：

1. 为了产生三角波，必须使能 DAC 触发，即设 DAC_CR 寄存器的 TENx 位为 1。
2. MAMP[3: 0] 位必须在使能 DAC 之前设置，否则其值不能修改。

12.4 双 DAC 通道转换

在需要 2 个 DAC 同时工作的情况下，为了更有效地利用总线带宽，DAC 集成了 3 个供双 DAC 模式使用的寄存器：DAC_DHR8RD，DAC_DHR12RD 和 DAC_DHR12LD。只需要访问一个寄存器即可完成同时驱动 2 个 DAC 通道的任务。

对于双 DAC 通道转换和这些专用寄存器，共有 11 种转换模式可用。这些转换模式在只使用一个 DAC 通道的情况下仍然可用。

所有模式详述于以下章节。

12.4.1 无波形生成的独立触发

按照下列程序设置 DAC 工作在此转换模式：

- 2 个 DAC 通道的触发使能位 TENx 置 1。
- 通过设置 TSEL1[2: 0] 和 TSEL2[2: 0] 位为不同值，分别配置 2 个 DAC 通道的不同触发源。
- 将双 DAC 通道转换数据装入所需的 DHR 寄存器 (DAC_DHR12RD, DAC_DHR12LD 或者 DAC_DHR8RD)。

当 DAC 通道 1 触发事件发生，寄存器 DHR1 的值传入寄存器 DAC_DOR1（3 个 APB1 时钟周期后）。

当 DAC 通道 2 触发事件发生，寄存器 DHR2 的值传入寄存器 DAC_DOR2（3 个 APB1 时钟周期后）。

12.4.2 带相同 LFSR 生成的独立触发

按照下列程序设置 DAC 工作在此转换模式：

- 2 个 DAC 通道的触发使能位 TENx 置 1。
- 通过设置 TSEL1[2: 0] 和 TSEL2[2: 0] 位为不同值，分别配置 2 个 DAC 通道的不同触发源。
- 设置 2 个 DAC 通道的 WAVEx[1: 0] 位为 ‘01’，并设 MAMPx[3: 0] 为相同的 LFSR 屏蔽值。
- 将双 DAC 通道转换数据装入所需的 DHR 寄存器(DAC_DHR12RD,DAC_DHR12LD 或者 DAC_DHR8RD)。

当 DAC 通道 1 触发事件发生，带相同屏蔽的 LFSR1 计数器值加上 DHR1 寄存器的值，其和传入寄存器 DAC_DOR1（3 个 APB1 时钟周期后）。然后更新 LFSR1 计数器。

当 DAC 通道 2 触发事件发生，带相同屏蔽的 LFSR2 计数器值加上 DHR2 寄存器的值，其和传入寄存器 DAC_DOR2（3 个 APB1 时钟周期后）。然后更新 LFSR2 计数器。

12.4.3 带不同 LFSR 生成的独立触发

按照下列程序设置 DAC 工作在此转换模式：

- 2 个 DAC 通道的触发使能位 TENx 置 1。
- 通过设置 TSEL1[2: 0] 和 TSEL2[2: 0] 位为不同值，分别配置 2 个 DAC 通道的不同触发源。
- 设置 2 个 DAC 通道的 WAVEx[1: 0] 位为 ‘01’，并设 MAMPx[3: 0] 为不同的 LFSR 屏蔽值。
- 将双 DAC 通道转换数据装入所需的 DHR 寄存器(DAC_DHR12RD,DAC_DHR12LD 或者 DAC_DHR8RD)。

当 DAC 通道 1 触发事件发生，带 MAMP1[3: 0] 所设屏蔽的 LFSR1 计数器值加上 DHR1 寄存器的值，其和传入寄存器 DAC_DOR1（3 个 APB1 时钟周期后）。然后更新 LFSR1 计数器。

当 DAC 通道 2 触发事件发生，带 MAMP2[3: 0] 所设屏蔽的 LFSR2 计数器值加上 DHR2 寄存器的值，其和传入寄存器 DAC_DOR2（3 个 APB1 时钟周期后）。然后更新 LFSR2 计数器。

12.4.4 带相同三角波生成的独立触发

按照下列程序设置 DAC 工作在此转换模式：

- 2 个 DAC 通道的触发使能位 TENx 置 ‘1’。
- 通过设置 TSEL1[2: 0] 和 TSEL2[2: 0] 位为不同值，分别配置 2 个 DAC 通道的不同触发源。
- 设置 2 个 DAC 通道的 WAVEx[1: 0] 位为 ‘1x’，并设 MAMPx[3: 0] 为相同的三角波幅值。
- 将双 DAC 通道转换数据装入所需的 DHR 寄存器(DAC_DHR12RD,DAC_DHR12LD 或者 DAC_DHR8RD)。

当 DAC 通道 1 触发事件发生，相同的三角波幅值加上 DHR1 寄存器的值，其和传入寄存器 DAC_DOR1（3 个 APB1 时钟周期后）。然后更新 DAC 通道 1 三角波计数器。

当 DAC 通道 2 触发事件发生，相同的三角波幅值加上 DHR2 寄存器的值，其和传入寄存器 DAC_DOR2（3 个 APB1 时钟周期后）。然后更新 DAC 通道 2 三角波计数器。

12.4.5 带不同三角波生成的独立触发

按照下列程序设置 DAC 工作在此转换模式：

- 2 个 DAC 通道的触发使能位 TENx 置 ‘1’。
- 通过设置 TSEL1[2: 0] 和 TSEL2[2: 0] 位为不同值，分别配置 2 个 DAC 通道的不同触发源。

- 设置 2 个 DAC 通道的 WAVEx[1: 0] 位为 ‘1x’，并设 MAMPx[3: 0] 为不同的三角波幅值。
- 将双 DAC 通道转换数据装入所需的 DHR 寄存器(DAC_DHR12RD,DAC_DHR12LD 或者 DAC_DHR8RD)。

当 DAC 通道 1 触发事件发生，MAMP1[3: 0] 所设的三角波幅值加上 DHR1 寄存器的值，其和传入寄存器 DAC_DOR1 (3 个 APB1 时钟周期后)。然后更新 DAC 通道 1 三角波计数器。

当 DAC 通道 2 触发事件发生，MAMP2[3: 0] 所设的三角波幅值加上 DHR2 寄存器的值，其和传入寄存器 DAC_DOR2 (3 个 APB1 时钟周期后)。然后更新 DAC 通道 2 三角波计数器。

12.4.6 同时软件启动

按照下列程序设置 DAC 工作在此转换模式：

- 将双 DAC 通道转换数据装入所需的 DHR 寄存器(DAC_DHR12RD,DAC_DHR12LD 或者 DAC_DHR8RD)。
- 该配置下，一个 APB1 时钟周期后，寄存器 DHR1 和 DHR2 的值即被分别传入寄存器 DAC_DOR1 和 DAC_DOR2。

12.4.7 不带波形生成的同时触发

按照下列程序设置 DAC 工作在此转换模式：

- 2 个 DAC 通道的触发使能位 TENx 置 ‘1’。
- 通过设置 TSEL1[2: 0] 和 TSEL2[2: 0] 位为相同值，配置 2 个 DAC 通道有相同触发源。
- 将双 DAC 通道转换数据装入所需的 DHR 寄存器(DAC_DHR12RD,DAC_DHR12LD 或者 DAC_DHR8RD)。

当触发事件发生，寄存器 DHR1 和 DHR2 的值分别传入寄存器 DAC_DOR1 和 DAC_DOR2 (3 个 APB1 时钟周期后)。

12.4.8 带相同 LFSR 生成的同时触发

按照下列程序设置 DAC 工作在此转换模式：

- 2 个 DAC 通道的触发使能位 TENx 置 ‘1’。
- 通过设置 TSEL1[2: 0] 和 TSEL2[2: 0] 位为相同值，配置 2 个 DAC 通道有相同触发源。
- 设置 2 个 DAC 通道的 WAVEx[1: 0] 位为 ‘01’，并设 MAMPx[3: 0] 为相同的 LFSR 屏蔽值。
- 将双 DAC 通道转换数据装入所需的 DHR 寄存器(DAC_DHR12RD,DAC_DHR12LD 或者 DAC_DHR8RD)。

当触发事件发生，带 MAMP1[3: 0] 所设屏蔽的 LFSR1 计数器值加上 DHR1 寄存器的值，其和传入寄存器 DAC_DOR1 (3 个 APB1 时钟周期后)。然后更新 LFSR1 计数器。

同时，带 MAMP2[3: 0] 所设屏蔽的 LFSR2 计数器值加上 DHR2 寄存器的值，其和传入寄存器 DAC_DOR2 (3 个 APB1 时钟周期后)。然后更新 LFSR2 计数器。

12.4.9 带不同 LFSR 生成的同时触发

按照下列程序设置 DAC 工作在此转换模式：

- 2 个 DAC 通道的触发使能位 TENx 置 ‘1’。
- 通过设置 TSEL1[2: 0] 和 TSEL2[2: 0] 位为相同值，配置 2 个 DAC 通道有相同触发源。
- 设置 2 个 DAC 通道的 WAVEx[1: 0] 位为 ‘01’，并设 MAMPx[3: 0] 为不同的 LFSR 屏蔽值。
- 将双 DAC 通道转换数据装入所需的 DHR 寄存器(DAC_DHR12RD,DAC_DHR12LD 或者 DAC_DHR8RD)。

当触发事件发生，带相同屏蔽的 LFSR1 计数器值加上 DHR1 寄存器的值，其和传入寄存器 DAC_DOR1 (3 个 APB1 时钟周期后)。然后更新 LFSR1 计数器。

同时，带相同屏蔽的 LFSR2 计数器值加上 DHR2 寄存器的值，其和传入寄存器 DAC_DOR2（3 个 APB1 时钟周期后）。然后更新 LFSR2 计数器。

12.4.10 带相同三角波生成的同时触发

按照下列程序设置 DAC 工作在此转换模式：

- 2 个 DAC 通道的触发使能位 TENx 置 ‘1’。
- 通过设置 TSEL1[2: 0] 和 TSEL2[2: 0] 位为相同值，配置 2 个 DAC 通道有相同触发源。
- 设置 2 个 DAC 通道的 WAVEx[1: 0] 位为 ‘1x’，并设 MAMPx[3: 0] 为相同的三角波幅值。
- 将双 DAC 通道转换数据装入所需的 DHR 寄存器(DAC_DHR12RD,DAC_DHR12LD 或者 DAC_DHR8RD)。

触发事件发生，相同的三角波幅值加上 DHR1 寄存器的值，其和传入寄存器 DAC_DOR1（3 个 APB1 时钟周期后）。然后更新 LFSR1 计数器。

同时，相同的三角波幅值加上 DHR2 寄存器的值，其和传入寄存器 DAC_DOR2（3 个 APB1 时钟周期后）。然后更新 LFSR2 计数器。

12.4.11 带不同三角波生成的同时触发

按照下列程序设置 DAC 工作在此转换模式：

- 2 个 DAC 通道的触发使能位 TENx 置 ‘1’。
- 通过设置 TSEL1[2: 0] 和 TSEL2[2: 0] 位为相同值，配置 2 个 DAC 通道有相同触发源。
- 设置 2 个 DAC 通道的 WAVEx[1: 0] 位为 ‘1x’，并设 MAMPx[3: 0] 为不同的三角波幅值。
- 将双 DAC 通道转换数据装入所需的 DHR 寄存器(DAC_DHR12RD,DAC_DHR12LD 或者 DAC_DHR8RD)。

当触发事件发生，MAMP1[3: 0] 所设的三角波幅值加上 DHR1 寄存器的值，其和传入寄存器 DAC_DOR1（3 个 APB1 时钟周期后）。然后更新 LFSR1 计数器。

同时，MAMP2[3: 0] 所设的三角波幅值加上 DHR2 寄存器的值，其和传入寄存器 DAC_DOR2（3 个 APB1 时钟周期后）。然后更新 LFSR2 计数器。

12.5 DAC 寄存器

表 52. DAC 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	DAC_CR	DAC 控制寄存器	0x00000000	小节 12.5.1
0x04	DAC_SWTRIGR	DAC 软件触发寄存器	0x00000000	小节 12.5.2
0x08	DAC_DHR12R1	DAC 通道 1 的 12 位右对齐数据保持寄存器	0x00000000	小节 12.5.3
0x0C	DAC_DHR12L1	DAC 通道 1 的 12 位左对齐数据保持寄存器	0x00000000	小节 12.5.4
0x10	DAC_DHR8R1	DAC 通道 1 的 8 位右对齐数据保持寄存器	0x00000000	小节 12.5.5
0x14	DAC_DHR12R2	DAC 通道 2 的 12 位右对齐数据保持寄存器	0x00000000	小节 12.5.6

Offset	Acronym	Register Name	Reset	Section
0x18	DAC_DHR12L2	DAC 通道 2 的 12 位左对齐数据保持寄存器	0x00000000	小节 12.5.7
0x1C	DAC_DHR8R2	DAC 通道 2 的 8 位右对齐数据保持寄存器	0x00000000	小节 12.5.8
0x20	DAC_DHR12RD	双 DAC 的 12 位右对齐数据保持寄存器	0x00000000	小节 12.5.9
0x24	DAC_DHR12LD	双 DAC 的 12 位左对齐数据保持寄存器	0x00000000	小节 12.5.10
0x28	DAC_DHR8RD	双 DAC 的 8 位右对齐数据保持寄存器	0x00000000	小节 12.5.11
0x2C	DAC_DOR1	DAC 通道 1 数据输出寄存器	0x00000000	小节 12.5.12
0x30	DAC_DOR2	DAC 通道 2 数据输出寄存器	0x00000000	小节 12.5.13

12.5.1 DAC 控制寄存器 (DAC_CR)

起始地址：0x40007400

地址偏移：0x00

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved			DMAEN2		MAMP2[3:0]			WAVE2[2:0]		TSEL2[2:0]			TEN2	BOFF2	EN2
			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			DMAEN1		MAMP1[3:0]			WAVE1[2:0]		TSEL1[2:0]			TEN1	BOFF1	EN1
			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 29	Resvered			始终读为 0。
28	DMAEN2	rw	0	DAC 通道 2 DMA 使能 (DAC channel2 DMA enable) 该位由软件设置和清除。 0: DAC 通道 2 DMA 模式关闭 1: DAC 通道 2 DMA 模式使能

Bit	Field	Type	Reset	Description
27: 24	MAMP2[3: 0]	rw	0	(DAC 通道 2 屏蔽/幅值选择器 (DAC channel2 mask/amplitude selector)) 由软件设置该位, 用来在噪声生成模式下选择屏蔽位, 在三角波生成模式下选择波形的幅值。 0000: 不屏蔽 LSFR 位 0 / 三角波幅值等于 1 0001: 不屏蔽 LSFR 位 [1: 0] / 三角波幅值等于 3 0010: 不屏蔽 LSFR 位 [2: 0] / 三角波幅值等于 7 0011: 不屏蔽 LSFR 位 [3: 0] / 三角波幅值等于 15 0100: 不屏蔽 LSFR 位 [4: 0] / 三角波幅值等于 31 0101: 不屏蔽 LSFR 位 [5: 0] / 三角波幅值等于 63 0110: 不屏蔽 LSFR 位 [6: 0] / 三角波幅值等于 127 0111: 不屏蔽 LSFR 位 [7: 0] / 三角波幅值等于 255 1000: 不屏蔽 LSFR 位 [8: 0] / 三角波幅值等于 511 1001: 不屏蔽 LSFR 位 [9: 0] / 三角波幅值等于 1023 1010: 不屏蔽 LSFR 位 [10: 0] / 三角波幅值等于 2047 ≥ 1011: 不屏蔽 LSFR 位 [11: 0] / 三角波幅值等于 4095
23: 22	WAVE2[1: 0]	rw	0	DAC 通道 2 噪声/三角波生成使能 (DAC channel2 noise/triangle wave generation enable) 该位由软件设置和清除。 00: 关闭波形生成 01: 噪声波形生成 1x: 三角波生成
21: 19	TSEL2[2: 0]	rw	0	DAC 通道 2 触发选择 (DAC channel2 trigger selection) 该位用于选择 DAC 通道 2 的外部触发事件。 000: TIM1 TRGO 事件 001: TIM3 TRGO 事件 010: 无效 011: 无效 100: TIM2 TRGO 事件 101: TIM4 TRGO 事件 110: 外部中断线 9 111: 软件触发 注意: 该位只能在 TEN2 = 1 (DAC 通道 2 触发使能) 时设置。

Bit	Field	Type	Reset	Description
18	TEN2	rw	0	DAC 通道 2 触发使能 (DAC channel2 trigger enable) 该位由软件设置和清除, 用来使能/关闭 DAC 通道 2 的触发。 0: DAC 通道 2 触发关闭, 写入寄存器 DAC_DHRx 的数据在 1 个 APB1 时钟周期后传入寄存器 DAC_DORx 1: DAC 通道 2 触发使能, 写入寄存器 DAC_DHRx 的数据在 3 个 APB1 时钟周期后传入寄存器 DAC_DORx 注意: 如果选择软件触发, 写入寄存器 DAC_DHRx 的数据只需要 1 个 APB1 时钟周期就可以传入寄存器 DAC_DORx。
17	BOFF2	rw	0	DAC 通道 2 输出缓存关闭 (DAC channel2 output buffer disable) 该位由软件设置和清除, 用来使能/关闭 DAC 通道 2 的输出缓存。 0: DAC 通道 2 输出缓存使能 1: DAC 通道 2 输出缓存关闭
16	EN2	rw	0	DAC 通道 2 使能 (DAC channel2 enable) 该位由软件设置和清除, 用来使能/关闭 DAC 通道 2。 0: DAC 通道 2 关闭 1: DAC 通道 2 使能
15 : 13	Resvered			始终读为 0。
12	DMAEN1	rw	0	DAC 通道 1 DMA 使能 (DAC channel1 DMA enable) 该位由软件设置和清除。 0: DAC 通道 1 DMA 模式关闭 1: DAC 通道 1 DMA 模式使能
11 : 8	MAMP1[3: 0]	rw	0	(DAC 通道 1 屏蔽/幅值选择器 (DAC channel1 mask/amplitude selector)) 由软件设置该位, 用来在噪声生成模式下选择屏蔽位, 在三角波生成模式下选择波形的幅值。 0000: 不屏蔽 LSFR 位 0 / 三角波幅值等于 1 0001: 不屏蔽 LSFR 位 [1: 0] / 三角波幅值等于 3 0010: 不屏蔽 LSFR 位 [2: 0] / 三角波幅值等于 7 0011: 不屏蔽 LSFR 位 [3: 0] / 三角波幅值等于 15 0100: 不屏蔽 LSFR 位 [4: 0] / 三角波幅值等于 31 0101: 不屏蔽 LSFR 位 [5: 0] / 三角波幅值等于 63 0110: 不屏蔽 LSFR 位 [6: 0] / 三角波幅值等于 127 0111: 不屏蔽 LSFR 位 [7: 0] / 三角波幅值等于 255 1000: 不屏蔽 LSFR 位 [8: 0] / 三角波幅值等于 511 1001: 不屏蔽 LSFR 位 [9: 0] / 三角波幅值等于 1023 1010: 不屏蔽 LSFR 位 [10: 0] / 三角波幅值等于 2047 ≥ 1011: 不屏蔽 LSFR 位 [11: 0] / 三角波幅值等于 4095

Bit	Field	Type	Reset	Description
7: 6	WAVE1[1: 0]	rw	0	DAC 通道 1 噪声/三角波生成使能 (DAC channel1 noise/triangle wave generation enable) 该位由软件设置和清除。 00: 关闭波形生成 01: 噪声波形生成 1x: 三角波生成
5: 3	TSEL1[2: 0]	rw	0	DAC 通道 1 触发选择 (DAC channel1 trigger selection) 该位用于选择 DAC 通道 1 的外部触发事件。 000: TIM1 TRGO 事件 001: TIM3 TRGO 事件 010: 无效 011: 无效 100: TIM2 TRGO 事件 101: TIM4 TRGO 事件 110: 外部中断线 9 111: 软件触发 注意: 该位只能在 TEN1 = 1 (DAC 通道 1 触发使能) 时设置。
2	TEN1	rw	0	DAC 通道 1 触发使能 (DAC channel1 trigger enable) 该位由软件设置和清除, 用来使能/关闭 DAC 通道 1 的触发。 0: DAC 通道 1 触发关闭, 写入寄存器 DAC_DHRx 的数据在 1 个 APB1 时钟周期后传入寄存器 DAC_DORx 1: DAC 通道 1 触发使能, 写入寄存器 DAC_DHRx 的数据在 3 个 APB1 时钟周期后传入寄存器 DAC_DORx 注意: 如果选择软件触发, 写入寄存器 DAC_DHRx 的数据只需要 1 个 APB1 时钟周期就可以传入寄存器 DAC_DORx。
1	BOFF1	rw	0	DAC 通道 1 输出缓存关闭 (DAC channel1 output buffer disable) 该位由软件设置和清除, 用来使能/关闭 DAC 通道 1 的输出缓存。 0: DAC 通道 1 输出缓存使能 1: DAC 通道 1 输出缓存关闭
0	EN1	rw	0	DAC 通道 1 使能 (DAC channel1 enable) 该位由软件设置和清除, 用来使能/关闭 DAC 通道 1。 0: DAC 通道 1 关闭 1: DAC 通道 1 使能

12.5.2 DAC 软件触发寄存器 (DAC_SWTRIGR)

起始地址: 0x40007400

地址偏移: 0x04

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved			DMAEN2	MAMP2[3:0]			WAVE2[2:0]		TSEL2[2:0]			TEN2	BOFF2	EN2	
			rW		rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			DMAEN1	MAMP1[3:0]			WAVE1[2:0]		TSEL1[2:0]			TEN1	BOFF1	EN1	
			rW		rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

Bit	Field	Type	Reset	Description
31 : 15	Resvered			始终读为 0。
14 : 8	DACPRE[6:0]	w	0	DAC 预分频 (DAC prescale) PCLK1 2* (n+1) 分频后作为 DAC 时钟。
7 : 2	Resvered			始终读为 0。
1	SWTRIG2	w	0	DAC 通道 2 软件触发 (DAC channel2 software trigger) 该位由软件设置和清除, 用来使能/关闭软件触发。0: DAC 通道 2 软件触发关闭 1: DAC 通道 2 软件触发使能 注意: 一旦寄存器 DAC_DHR2 的数据传入寄存器 DAC_DOR2, 该位由硬件置 '0' (1 个 APB1 时钟周期后)。
0	SWTRIG1	w	0	DAC 通道 1 软件触发 (DAC channel1 software trigger) 该位由软件设置和清除, 用来使能/关闭软件触发。0: DAC 通道 1 软件触发关闭 1: DAC 通道 1 软件触发使能 注意: 一旦寄存器 DAC_DHR1 的数据传入寄存器 DAC_DOR1, 该位由硬件置 '0' (1 个 APB1 时钟周期后)。

12.5.3 DAC 通道 1 的 12 位右对齐数据保持寄存器 (DAC_DHR12R1)

起始地址: 0x40007400

地址偏移: 0x08

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				DACC1DHR[11:0]											
				rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

Bit	Field	Type	Reset	Description
31 : 12	Resvered			始终读为 0。
11 : 0	DACC1DHR [11: 0]	rw	0	DAC 通道 1 的 12 位右对齐数据 (DAC channel1 12-bit right-aligned data) 该位由软件写入, 表示 DAC 通道 1 的 12 位数据。

12.5.4 DAC 通道 1 的 12 位左对齐数据保持寄存器 (DAC_DHR12L1)

起始地址: 0x40007400

地址偏移: 0x0C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DACC1DHR[11:0]												Reserved			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw				

Bit	Field	Type	Reset	Description
31 : 16	Resvered			始终读为 0。
15 : 4	DACC1DHR [11: 0]	rw	0	DAC 通道 1 的 12 位左对齐数据 (DAC channel1 12-bit left-aligned data) 该位由软件写入, 表示 DAC 通道 1 的 12 位数据。
3 : 0	Resvered			始终读为 0。

12.5.5 DAC 通道 1 的 8 位右对齐数据保持寄存器 (DAC_DHR8R1)

起始地址: 0x40007400

地址偏移: 0x10

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								DACC1DHR[7:0]							
								rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 18	Resvered			始终读为 0。

Bit	Field	Type	Reset	Description
7 : 0	DACC1DHR [7: 0]	rw	0	DAC 通道 1 的 8 位右对齐数据 (DAC channel1 8-bit right-aligned data) 该位由软件写入, 表示 DAC 通道 1 的 8 位数据。

12.5.6 DAC 通道 2 的 12 位右对齐数据保持寄存器 (DAC_DHR12R2)

起始地址: 0x40007400

地址偏移: 0x14

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				DACC1DHR[11:0]											
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 12	Resvered			始终读为 0。
11 : 0	DACC2DHR [11: 0]	rw	0	DAC 通道 2 的 12 位右对齐数据 (DAC channel2 12-bit right-aligned data) 该位由软件写入, 表示 DAC 通道 2 的 12 位数据。

12.5.7 DAC 通道 2 的 12 位左对齐数据保持寄存器 (DAC_DHR12L2)

起始地址: 0x40007400

地址偏移: 0x18

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DACC2DHR[11:0]												Reserved			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw				

Bit	Field	Type	Reset	Description
31 : 16	Resvered			始终读为 0。
15 : 4	DACC2DHR [11: 0]	rw	0	DAC 通道 2 的 12 位左对齐数据 (DAC channel2 12-bit left-aligned data) 该位由软件写入, 表示 DAC 通道 2 的 12 位数据。

Bit	Field	Type	Reset	Description
3 : 0	Resvered			始终读为 0。

12.5.8 DAC 通道 2 的 8 位右对齐数据保持寄存器 (DAC_DHR8R2)

起始地址: 0x40007400

地址偏移: 0x1C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								DACC2DHR[7:0]							
								rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 18	Resvered			始终读为 0。
7 : 0	DACC2DHR [7: 0]	rw	0	DAC 通道 2 的 8 位右对齐数据 (DAC channel2 8-bit right-aligned data) 该位由软件写入, 表示 DAC 通道 2 的 8 位数据。

12.5.9 双 DAC 的 12 位右对齐数据保持寄存器 (DAC_DHR12RD)

起始地址: 0x40007400

地址偏移: 0x20

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				DACC2DHR[11:0]											
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				DACC1DHR[11:0]											
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 28	Resvered			始终读为 0。
27 : 16	DACC2DHR [11: 0]	rw	0	DAC 通道 2 的 12 位右对齐数据 (DAC channel2 12-bit right-aligned data) 该位由软件写入, 表示 DAC 通道 2 的 12 位数据。
15 : 12	Resvered			始终读为 0。

Bit	Field	Type	Reset	Description
11 : 0	DACC1DHR [11: 0]	rw	0	DAC 通道 1 的 12 位右对齐数据 (DAC channel1 12-bit right-aligned data) 该位由软件写入, 表示 DAC 通道 1 的 12 位数据。

12.5.10 双 DAC 的 12 位左对齐数据保持寄存器 (DAC_DHR12LD)

起始地址: 0x40007400

地址偏移: 0x24

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DACC2DHR[11:0]												Reserved			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DACC1DHR[11:0]												Reserved			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw				

Bit	Field	Type	Reset	Description
31 : 20	DACC2DHR [11: 0]	rw	0	DAC 通道 2 的 12 位左对齐数据 (DAC channel2 12-bit left-aligned data) 该位由软件写入, 表示 DAC 通道 2 的 12 位数据。
19 : 16	Resvered			始终读为 0。
15 : 4	DACC1DHR [11: 0]	rw	0	DAC 通道 1 的 12 位左对齐数据 (DAC channel1 12-bit left-aligned data) 该位由软件写入, 表示 DAC 通道 1 的 12 位数据。
3 : 0	Resvered			始终读为 0。

12.5.11 双 DAC 的 8 位右对齐数据保持寄存器 (DAC_DHR8RD)

起始地址: 0x40007400

地址偏移: 0x28

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DACC2DHR[7:0]								DACC1DHR[7:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 16	Resvered			始终读为 0。
15 : 8	DACC2DHR [7: 0]	rw	0	DAC 通道 2 的 8 位右对齐数据 (DAC channel2 8-bit right-aligned data) 该位由软件写入, 表示 DAC 通道 2 的 8 位数据。
7 : 0	DACC1DHR [7: 0]	rw	0	DAC 通道 1 的 8 位右对齐数据 (DAC channel1 8-bit right-aligned data) 该位由软件写入, 表示 DAC 通道 1 的 8 位数据。

12.5.12 DAC 通道 1 数据输出寄存器 (DAC_DOR1)

起始地址: 0x40007400

地址偏移: 0x2C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				DACC1DOR[11:0]											
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 12	Resvered			始终读为 0。
11 : 0	DACC1DOR [11: 0]	r	0	DAC 通道 1 输出数据 (DAC channel1 data output) 该位由软件写入, 表示 DAC 通道 1 的输出数据。

12.5.13 DAC 通道 2 数据输出寄存器 (DAC_DOR2)

起始地址: 0x40007400

地址偏移: 0x30

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				DACC2DOR[11:0]											
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 12	Resvered			始终读为 0。
11 : 0	DACC2DOR [11: 0]	r	0	DAC 通道 2 输出数据 (DAC channel2 data output) 该位由软件写入，表示 DAC 通道 2 的输出数据。

13 高级控制定时器 (TIM1)

13.1 TIM1 简介

高级控制定时器 (TIM1) 由一个 16 位的自动装载计数器组成，它由一个可编程的预分频器驱动。

它适合多种用途，包含测量输入信号的脉冲宽度 (输入捕获)，或者产生输出波形 (输出比较、PWM、嵌入死区时间的互补 PWM 等)。


使用定时器预分频器和 RCC 时钟控制预分频器，可以实现脉冲宽度和波形周期从几个微秒到几个毫秒的调节。

高级控制定时器 (TIM1) 和通用定时器 (TIMx) 是完全独立的，它们不共享任何资源。它们可以同步操作，具体描述参看通用定时器同步的章节。

13.2 主要特征

TIM1 定时器的功能包括：

- 16 位向上、向下、向上/下自动装载寄存器
- 16 位可编程 (可以实时修改) 预分频器，计数器时钟频率的分频系数为 1~ 65536 之间的任意数值
- 多达 4 个独立通道
 - 输入捕获
 - 输出比较
 - PWM 生成 (边缘或中间对齐模式)
 - 单脉冲模式输出
- 死区时间可编程的互补输出
- 使用外部信号控制定时器和定时器互联的同步电路
- 允许在指定数目的计数器周期之后更新定时器寄存器的重复计数器
- 刹车输入信号可以将定时器输出信号置于复位状态或者一个已知状态
- 如下事件发生时产生中断/DMA:
 - 更新：计数器向上溢出/向下溢出，计数器初始化 (通过软件或者内部/外部触发)
 - 触发事件 (计数器启动、停止、初始化或者由内部/外部触发计数)
 - 输入捕获
 - 输出比较
 - 刹车信号输入
- 支持针对定位的增量 (正交) 编码器和霍尔传感器电路
- 触发输入作为外部时钟或者按周期的电流管理



注: **Reg** 根据控制位的设定, 在U事件时传送预加载寄存器的内容至工作寄存器

U 事件

中断和DMA输出

图 37. 高级控制定时器框图

13.3 功能描述

13.3.1 时基单元

可编程高级控制定时器的主要部分是一个 16 位计数器和与其相关的自动装载寄存器。这个计数器可以向上计数、向下计数或者向上向下双向计数。此计数器时钟由预分频器分频得到。

计数器、自动装载寄存器和预分频器寄存器可以由软件读写, 即使计数器还在运行读写仍然有效。

时基单元包含:

- 计数器寄存器 (TIMx_CNT)
- 预分频器寄存器 (TIMx_PSC)
- 自动装载寄存器 (TIMx_ARR)

- 重复次数寄存器 (TIMx_RCR)

自动装载寄存器是预先装载的，写或读自动重载寄存器将访问预装载寄存器。根据在 TIMx_CR1 寄存器中的自动装载预装载使能位 (ARPE) 的设置，预装载寄存器的内容被立即或在每次的更新事件 UEV 时传送到影子寄存器。当计数器达到溢出条件 (向下计数时的下溢条件) 并当 TIMx_CR1 寄存器中的 UDIS 位等于 0 时，产生更新事件。更新事件也可以由软件产生。随后会详细描述每一种配置下更新事件的产生。

计数器由预分频器的时钟输出 CK_CNT 驱动，仅当设置了计数器 TIMx_CR1 寄存器中的计数器使能位 (CEN) 时，CK_CNT 才有效。(更多有关使能计数器的细节，请参见控制器的从模式描述)。

注：在设置了 TIMx_CR 寄存器的 CEN 位的一个时钟周期后，计数器开始计数。

预分频器描述

预分频器可以将计数器的时钟频率按 1 到 65536 之间的任意值分频。它是基于一个 (TIMx_PSC 寄存器中的)16 位寄存器控制的 16 位计数器。因为这个控制寄存器带有缓冲器，它能够在运行时被改变。新的预分频器的参数在下次更新事件到来时被采用。

下面两个图分别给出了在预分频器运行时，更改计数器参数的例子。




图 38. 当预分频器的参数从 1 变到 2 时，计数器的时序图




图 39. 当预分频器的参数从 1 变到 4 时，计数器的时序图

13.3.2 计数模式

向上计数模式

在向上计数模式中，计数器从 0 计数到自动加载值 (TIMx_ARR 计数器的内容)，然后重新从 0 开始计数并且产生一个计数器溢出事件。

如果使用了重复计数器功能，在向上计数达到设置的重复计数次数 (TIMx_RCR) 时，产生更新事件 (UEV)；否则每次计数器溢出时才产生更新事件。

在 TIMx_EGR 寄存器中设置 UG 位 (通过软件方式或者使用从模式控制器) 也同样可以产生一个更新事件。

设置 TIMx_CR1 寄存器中的 UDIS 位，可以禁止更新事件；这样可以避免在向预装载寄存器中写入新值时更新影子寄存器。在 UDIS 位被清 0 之前，将不产生更新事件。但是在应该产生更新事件时，计数器仍会被清 0，同时预分频器的计数也被清 0 (但预分频器的数值不变)。此外，如果设置了 TIMx_CR1 寄存器中的 URS 位 (选择更新请求)，设置 UG 位将产生一个更新事件 UEV，但硬件不设置 UIF 标志 (即不产生中断或 DMA 请求)。这是为了避免在捕获模式下清除计数器时，同时产生更新和捕获中断。

当发生一个更新事件时，所有的寄存器都被更新，硬件同时 (依据 URS 位) 设置更新标志位 (TIMx_SR 寄存器中的 UIF 位)。

- 重复计数器被重新加载为 TIMx_RCR 寄存器的内容。
- 自动装载影子寄存器被重新置入预装载寄存器的值 (TIMx_ARR)。
- 预分频器的缓冲区被置入预装载寄存器的值 (TIMx_PSC 寄存器的内容)。

下图给出一些例子，当 TIMx_ARR = 0x36 时计数器在不同时钟频率下的动作。




图 40. 计数器时序图，内部时钟分频因子为 1




图 41. 计数器时序图，内部时钟分频因子为 2






图 42. 计数器时序图，内部时钟分频因子为 4



345045

图 43. 计数器时序图，内部时钟分频因子为 N



800181

图 44. 计数器时序图，当 ARPE = 0 时的更新事件 (TIMx_ARR 没有预装入)




图 45. 计数器时序图，当 ARPE = 1 时的更新事件 (预装入了 TIMx_ARR)

向下计数模式

在向下模式中，计数器从自动装入的值 (TIMx_ARR 计数器的值) 开始向下计数到 0，然后从自动装入的值重新开始并且产生一个计数器向下溢出事件。

如果使用了重复计数器，当向下计数重复了重复计数寄存器 (TIMx_RCR) 中设定的次数后，将产生更新事件 (UEV)，否则每次计数器下溢时才产生更新事件。

在 TIMx_EGR 寄存器中设置 UG 位 (通过软件方式或者使用从模式控制器) 也同样可以产生一个更新事件。


设置 TIMx_CR1 寄存器中的 UDIS 位可以禁止 UEV 事件。这样可以避免在向预装载寄存器中写入新值时更新影子寄存器。因此 UDIS 位被清为 0 之前不会产生更新事件。然而，计数器仍会从当前自动加载值重新开始计数，并且预分频器的计数器重新从 0 开始 (但预分频器的速率不能被修改)。

此外，如果设置了 TIMx_CR1 寄存器中的 URS 位 (选择更新请求)，设置 UG 位将产生一个更新事件 UEV 但不设置 UIF 标志 (因此不产生中断和 DMA 请求)，这是为了避免在发生捕获事件并清除计数器时，同时产生更新和捕获中断。

当发生更新事件时，所有的寄存器都被更新，并且 (根据 URS 位的设置) 更新标志位 (TIMx_SR 寄存器中的 UIF 位) 也被设置。


- 重复计数器被重置为 TIMx_RCR 寄存器中的内容。
- 预分频器的缓存器被加载为预装载的值 (TIMx_PSC 寄存器的值)。
- 当前的自动加载寄存器被更新为预装载值 (TIMx_ARR 寄存器中的内容)。

注：自动装载在计数器重载入之前被更新，因此下一个周期将是预期的值。以下是一些当 TIMx_ARR = 0x36 时，计数器在不同时钟频率下的操作例子。




878146

图 46. 计数器时序图，内部时钟分频因子为 1




100845

图 47. 计数器时序图，内部时钟分频因子为 2




247112

图 48. 计数器时序图，内部时钟分频因子为 4



044951

图 49. 计数器时序图，内部时钟分频因子为 N



844225

图 50. 计数器时序图，当没有使用重复计数器时的更新事件

中央对齐模式 (向上/向下计数)

在中央对齐模式，计数器从 0 开始计数到自动加载的值 (TIMx_ARR 寄存器)- 1，产生一个计数器溢出事件，然后向下计数到 1 并且产生一个计数器下溢事件；然后再从 0 开始重新计数。

在此模式下，不能写入 TIMx_CR1 中的 DIR 方向位。它由硬件更新并指示当前的计数方向。

更新事件可以产生在每次计数上溢和每次计数下溢；也可以通过 (软件或者使用从模式控制器) 设置 TIMx_EGR 寄存器中的 UG 位产生。此时，计数器重新从 0 开始计数，预分频器也重新从 0 开始计数。

设置 TIMx_CR1 寄存器中的 UDIS 位可以禁止 UEV 事件。这样可以避免在向预装载寄存器中写入新值时更新影子寄存器。因此 UDIS 位被清为 0 之前不会产生更新事件。然而，计数器仍会根据当前自动重加载的值，继续向上或向下计数。

此外，如果设置了 TIMx_CR1 寄存器中的 URS 位 (选择更新请求)，设置 UG 位将产生一个更新事件 UEV 但不设置 UIF 标志 (因此不产生中断和 DMA 请求)，这是为了避免在发生捕获事件并清除计数器时，同时产生更新和捕获中断。

当发生更新事件时，所有的寄存器都被更新，并且 (根据 URS 位的设置) 更新标志位 (TIMx_SR 寄存器中的 UIF 位) 也被设置。

- 重复计数器被重置为 TIMx_RCR 寄存器中的内容。
- 预分频器的缓存器被加载为预装载 (TIMx_PSC 寄存器) 的值。
- 当前的自动加载寄存器被更新为预装载值 (TIMx_ARR 寄存器中的内容)。

注：如果因为计数器溢出而产生更新，自动重载将在计数器重载入之前被更新，因此下一个周期将是预期的值 (计数器被装载为新的值)。

以下是一些计数器在不同时钟频率下的操作的例子：




图 51. 计数器时序图，内部时钟分频因子为 1，TIMx_ARR = 0x6






图 52. 计数器时序图，内部时钟分频因子为 2



注意: 中心对齐模式2与3是在溢出时与UIF标志一起使用。


365016

图 53. 计数器时序图，内部时钟分频因子为 4，TIMx_ARR = 0x36




918695

图 54. 计数器时序图，内部时钟分频因子为 N



608655

图 55. 计数器时序图, ARPE = 1 时的更新事件 (计数器下溢)



712179

图 56. 计数器时序图, ARPE = 1 时的更新事件 (计数器溢出)

13.3.3 重复计数器

‘时基单元’解释了计数器上溢/下溢时更新事件 (UEV) 是如何产生的，然而事实上它只能在重复计数达到 0 的时候产生。这个特性对产生 PWM 信号非常有用。

这意味着在每 N 次计数上溢或下溢时，数据从预装载寄存器传输到影子寄存器 (TIMx_ARR 自动重载寄存器，TIMx_PSC 预装载寄存器，还有在比较模式下的捕获/比较寄存器 TIMx_CCRx)，N 是

TIMx_RCR 重复计数寄存器中的值。

重复计数器在下述任一条件成立时递减：

- 向上计数模式下每次计数器溢出时，
- 向下计数模式下每次计数器下溢时，
- 中央对齐模式下每次上溢和每次下溢时。虽然这样限制了 PWM 的最大循环周期为 128，但它能够在每个 PWM 周期 2 次更新占空比。在中央对齐模式下，因为波形是对称的，如果每个 PWM 周期中仅刷新一次比较寄存器，则最大的分辨率为 $2 \times T_{ck}$ 。

重复计数器是自动加载的，重复速率是由 TIMx_RCR 寄存器的值定义 (参看图 57)。当更新事件由软件产生 (通过设置 TIMx_EGR 中的 UG 位) 或者通过硬件的从模式控制器产生，则无论重复计数器的值是多少，立即发生更新事件，并且 TIMx_RCR 寄存器中的内容被重载入到重复计数器。




图 57. 不同模式下更新速率的例子，及 TIMx_RCR 的寄存器设置

13.3.4 时钟选择

计数器时钟可由下列时钟源提供：

- 内部时钟 (CK_INT)。
- 外部时钟模式 1：外部输入脚 (Tlx)。
- 外部时钟模式 2：外部触发输入 (ETR)。
- 内部触发输入 (ITRx)：使用一个定时器作为另一个定时器的预分频器，如可以配置一个定时器 Timer1 而作为另一个定时器 Timer2 的预分频器。

内部时钟源 (CK_INT)

如果禁止了从模式控制器 (SMS = 000)，则 CEN、DIR(TIMx_CR1 寄存器) 和 UG 位 (TIMx_EGR 寄存器) 是事实上的控制位，并且只能被软件修改 (UG 位仍被自动清除)。一旦 CEN 位被写成 1，预分频器的时钟就由内部时钟 CK_INT 提供。

下图显示了控制电路和向上计数器在一般模式下，不带预分频器时的操作。




图 58. 一般模式下的控制电路，内部时钟分频因子为 1

外部时钟源模式 1

当 TIMx_SMCR 寄存器的 SMS = 111 时，此模式被选中。计数器可以在选定输入端的每个上升沿或下降沿计数。




图 59. TI2 外部时钟连接例子

例如，要配置向上计数器在 T12 输入端的上升沿计数，使用下列步骤：

1. 配置 TIMx_CCMR1 寄存器 CC2S = 01，配置通道 2 检测 TI2 输入的上升沿。
2. 配置 TIMx_CCMR1 寄存器的 IC2F[3:0]，选择输入滤波器带宽 (如果不需要滤波器，保持 IC2F = 0000)。
3. 配置 TIMx_CCER 寄存器的 CC2P = 0，选定上升沿极性。
4. 配置 TIMx_SMCR 寄存器的 SMS = 111，选择定时器外部时钟模式 1。
5. 配置 TIMx_SMCR 寄存器中的 TS = 110，选定 TI2 作为触发输入源。
6. 设置 TIMx_CR1 寄存器的 CEN = 1，启动计数器。

注：捕获预分频器不用作触发，所以不需要对它进行配置。当上升沿出现在 TI2，计数器计数一次，且 TIF 标志被设置。在 TI2 的上升沿和计数器实际时钟之间的延时取决于在 TI2 输入端的重新同步电路。




图 60. 外部时钟模式 1 下的控制电路

外部时钟源模式 2

选定此模式的方法为：令 TIMx_SMCR 寄存器中的 ECE = 1。

计数器能够在外部触发 ETR 的每一个上升沿或下降沿计数。

下图是外部触发输入的总体框图：




图 61. 外部触发输入框图

例如，要配置在 ETR 下每 2 个上升沿计数一次的向上计数器，使用下列步骤：

- 本例中不需要滤波器，置 TIMx_SMCR 寄存器中的 ETF[3: 0] = 0000
- 设置预分频器，置 TIMx_SMCR 寄存器中的 ETPS[1: 0] = 01

- 选择 ETR 的上升沿检测，置 TIMx_SMCR 寄存器中的 ETP = 0
- 开启外部时钟模式 2，写 TIMx_SMCR 寄存器中的 ECE = 1
- 启动计数器，写 TIMx_CR1 寄存器中的 CEN = 1

计数器在每 2 个 ETR 上升沿计数一次。

在 ETR 的上升沿和计数器实际时钟之间的延时取决于在 ETRP 信号端的重新同步电路





图 62. 外部时钟模式 2 下的控制电路

13.3.5 捕捉/比较通道

每一个捕捉/比较通道都是围绕着一个捕捉/比较寄存器 (包含影子寄存器)，包括捕捉的输入部分 (数字滤波、多路复用和预分频器)，和输出部分 (比较器和输出控制)。


图 63至图 66是一个捕捉/比较通道概览。

输入部分对相应的 Tix 输入信号采样，并产生一个滤波后的信号 TixF。然后，一个带极性选择的边缘监测器产生一个信号 (TixFPx)，它可以作为从模式控制器的输入触发或者作为捕捉控制。该信号通过预分频进入捕捉寄存器 (ICxPS)。



468148

图 63. 捕获/比较通道 (如：通道 1 输入部分)



523832

图 64. 捕获/比较通道 1 的主电路




图 65. 捕获/比较通道的输出部分 (通道 1 至 3)




图 66. 捕获/比较通道的输出部分 (通道 4)

捕获/比较模块由一个预装载寄存器和一个影子寄存器组成。读写过程仅操作预装载寄存器。在捕获模式下，捕获发生在影子寄存器上，然后再复制到预装载寄存器中。

在比较模式下，预装载寄存器的内容被复制到影子寄存器中，然后影子寄存器的内容和计数器进行比较。

13.3.6 输入捕捉模式

在输入捕获模式下,当检测到 ICx 信号上相应的边沿后,计数器的当前值被锁存到捕获/比较寄存器 (TIMx_CCRx) 中。当发生捕获事件时,相应的 CCxIF 标志 (TIMx_SR 寄存器) 被置 1, 如果开放了中断或者 DMA 操作, 则将产生中断或者 DMA 请求。如果发生捕获事件时 CCxIF 标志已经为高, 那么重复捕获标志 CCxOF (TIMx_SR 寄

寄存器) 被置 1。写 $CCxIF = 0$ 可清除 $CCxIF$ ，或读取存储在 $TIMx_CCRx$ 寄存器中的捕获数据也可清除 $CCxIF$ 。写 $CCxOF = 0$ 可清除 $CCxOF$ 。

以下例子说明如何在 $TI1$ 输入的上升沿时捕获计数器的值到 $TIMx_CCR1$ 寄存器中，步骤如下：

- 选择有效输入端： $TIMx_CCR1$ 必须连接到 $TI1$ 输入，所以写入 $TIMx_CCR1$ 寄存器中的 $CC1S = 01$ ，一旦 $CC1S$ 不为 00 时，通道被配置为输入，并且 $TIMx_CCR1$ 寄存器变为只读。
- 根据输入信号的特点，配置输入滤波器为所需的带宽（即输入为 Tix 时，输入滤波器控制位是 $TIMx_CCMRx$ 寄存器中的 $ICxF$ 位）。假设输入信号在最多 5 个时钟周期的时间内抖动，我们须配置滤波器的带宽长于 5 个时钟周期；因此我们可以（以 $fDTS$ 频率）连续采样 8 次，以确认在 $TI1$ 上一次真实的边沿变换，即在 $TIMx_CCMR1$ 寄存器中写入 $IC1F = 0011$ 。
- 选择 $TI1$ 通道的有效转换边沿，在 $TIMx_CCER$ 寄存器中写入 $CC1P = 0$ （上升沿）。
- 配置输入预分频器。在本例中，我们希望捕获发生在每一个有效的电平转换时刻，因此预分频器被禁止（写 $TIMx_CCMR1$ 寄存器的 $IC1PS = 00$ ）。
- 设置 $TIMx_CCER$ 寄存器的 $CC1E = 1$ ，允许捕获计数器的值到捕获寄存器中。
- 如果需要，通过设置 $TIMx_DIER$ 寄存器中的 $CC1IE$ 位允许相关中断请求，通过设置 $TIMx_DIER$ 寄存器中的 $CC1DE$ 位允许 DMA 请求。

当发生一个输入捕获时：

- 当产生有效的电平转换时，计数器的值被传送到 $TIMx_CCR1$ 寄存器。
- $CC1IF$ 标志被设置（中断标志）。当发生至少 2 个连续的捕获时，而 $CC1IF$ 未曾被清除， $CC1OF$ 也被置 1。
- 如设置了 $CC1IE$ 位，则会产生一个中断。
- 如设置了 $CC1DE$ 位，则还会产生一个 DMA 请求。

为了处理捕获溢出，建议在读出捕获溢出标志之前读取数据，这是为了避免丢失在读出捕获溢出标志之后和读取数据之前可能产生的捕获溢出信息。

注：设置 $TIMx_EGR$ 寄存器中相应的 $CCxG$ 位，可以通过软件产生输入捕获中断或 DMA 请求。

13.3.7 PWM 输入模式

该模式是输入捕获模式的一个特例，除下列区别外，操作与输入捕获模式相同：

- 两个 ICx 信号被映射至同一个 Tix 输入。
- 这 2 个 ICx 信号为边沿有效，但是极性相反。
- 其中一个 $TixFP$ 信号被作为触发输入信号，而从模式控制器被配置成复位模式。例如，你需要测量输入到 $TI1$ 上的 PWM 信号的长度（ $TIMx_CCR1$ 寄存器）和占空比（ $TIMx_CCR2$ 寄存器），具体步骤如下（取决于 CK_INT 的频率和预分频器的值）
- 选择 $TIMx_CCR1$ 的有效输入：置 $TIMx_CCMR1$ 寄存器的 $CC1S = 01$ （选中 $TI1$ ）。
- 选择 $TI1FP1$ 的有效极性（用来捕获数据到 $TIMx_CCR1$ 中和清除计数器）：置 $CC1P = 0$ （上升沿有效）。
- 选择 $TIMx_CCR2$ 的有效输入：置 $TIMx_CCMR1$ 寄存器的 $CC2S = 10$ （选中 $TI1$ ）。
- 选择 $TI1FP2$ 的有效极性（捕获数据到 $TIMx_CCR2$ ）：置 $CC2P = 1$ （下降沿有效）。
- 选择有效的触发输入信号：置 $TIMx_SMCR$ 寄存器中的 $TS = 101$ （选择 $TI1FP1$ ）。
- 配置从模式控制器为复位模式：置 $TIMx_SMCR$ 中的 $SMS = 100$ 。
- 使能捕获：置 $TIMx_CCER$ 寄存器中 $CC1E = 1$ 且 $CC2E = 1$ 。




图 67. PWM 输入模式时序

因为只有 TI1FP1 和 TI2FP2 连到了从模式控制器，所以 PWM 输入模式只能使用 TIMx_CH1/TIMx_CH2 信号。

13.3.8 强制输出模式

在输出模式 (TIMx_CCMRx 寄存器中 CCxS = 00) 下，输出比较信号 (OCxREF 和相应的 OCx/OCxN) 能够直接由软件强置为有效或无效状态，而不依赖于输出比较寄存器和计数器间的比较结果。

置 TIMx_CCMRx 寄存器中相应的 OCxM = 101，即可强置输出比较信号 (OCxREF/OCx) 为有效状态。这样 OCxREF 被强置为高电平 (OCxREF 始终为高电平有效)，同时 OCx 得到 CCxP 极性相反的信号。

例如：CCxP = 0 (OCx 高电平有效)，则 OCx 被强置为高电平。

置 TIMx_CCMRx 寄存器中的 OCxM = 100，可强置 OCxREF 信号为低。

该模式下，在 TIMx_CCRx 影子寄存器和计数器之间的比较仍然在进行，相应的标志也会被修改。因此仍然会产生相应的中断和 DMA 请求。这将会在下面的输出比较模式一节中介绍。

13.3.9 输出比较模式

此项功能是用来控制一个输出波形或者指示何时一段给定的时间已经到时。

当计数器与捕获/比较寄存器的内容相同时，输出比较功能做如下操作：

- 将输出比较模式 (TIMx_CCMRx 寄存器中的 OCxM 位) 和输出极性 (TIMx_CCER 寄存器中的 CCxP 位) 定义的值输出到对应的管脚上。在比较匹配时，输出管脚可以保持它的电平 (OCxM = 000)、被设置成有效电平 (OCxM = 001)、被设置成无效电平 (OCxM = 010) 或进行翻转 (OCxM = 011)。
- 设置中断状态寄存器中的标志位 (TIMx_SR 寄存器中的 CCxIF 位)。
- 若设置了相应的中断屏蔽 (TIMx_DIER 寄存器中的 CCxIE 位)，则产生一个中断。
- 若设置了相应的使能位 (TIMx_DIER 寄存器中的 CCxDE 位，TIMx_CR2 寄存器中的 CCDS 位选择 DMA 请求功能)，则产生一个 DMA 请求。

TIMx_CCMRx 中的 OCxPE 位选择 TIMx_CCRx 寄存器是否需要使用预装载寄存器。

在输出比较模式下，更新事件 UEV 对 OCxREF 和 OCx 输出没有影响。

同步的精度可以达到计数器的一个计数周期。输出比较模式 (在单脉冲模式下) 也能用来输出一个单脉冲。

输出比较模式的配置步骤：

- 选择计数器时钟 (内部，外部，预分频器)
- 将相应的数据写入 TIMx_ARR 和 TIMx_CCRx 寄存器中
- 如果要产生一个中断请求，设置 CCxIE 位
- 选择输出模式，例如：
 - 要求计数器与 CCRx 匹配时翻转 OCx 的输出管脚，设置 OCxM = 011
 - 置 OCxPE = 0 禁用预装载寄存器
 - 置 CCxP = 0 选择极性为高电平有效
 - 置 CCxE = 1 使能输出
- 设置 TIMx_CR1 寄存器的 CEN 位启动计数器

TIMx_CCRx 寄存器能够在任何时候通过软件进行更新以控制输出波形，条件是未使用预装载寄存器 (OCxPE = '0'，否则 TIMx_CCRx 的影子寄存器只能在发生下一次更新事件时被更新)。下图给出了一个例子。




图 68. 输出比较模式，翻转 OC1

13.3.10 PWM 模式

脉冲宽度调制模式可以产生一个由 TIMx_ARR 寄存器确定频率、由 TIMx_CCRx 寄存器确定占空比的信号。

在 TIMx_CCMRx 寄存器中的 OCxM 位写入 '110' (PWM 模式 1) 或 '111' (PWM 模式 2)，能够独立地设置每个 OCx 输出通道产生一路 PWM。必须通过设置 TIMx_CCMRx 寄存器的 OCxPE 位使能相应的预装载寄存器，最后还要设置 TIMx_CR1 寄存器的 ARPE 位使能自动重载的预装载寄存器 (在向上计数或中心对称模式中)。

因为仅当发生一个更新事件的时候，预装载寄存器才能被传送到影子寄存器，因此在计数器开始计数之前，必须通过设置 TIMx_EGR 寄存器中的 UG 位来初始化所有的寄存器。

OCx 的极性可以通过软件在 TIMx_CCER 寄存器中的 CCxP 位设置，它可以设置为高电平有效或低电平有效。OCx 的输出使能通过 (TIMx_CCER 和 TIMx_BDTR 寄存器中) CCxE、CCxNE、MOE、OSSI 和 OSSR 位

的组合控制。详见 TIMx_CCER 寄存器的描述。

在 PWM 模式 (模式 1 或模式 2) 下, TIMx_CNT 和 TIMx_CCRx 始终在进行比较, (依据计数器的计数方向) 以确定是否符合 $TIMx_CCRx \leq TIMx_CNT$ 或者 $TIMx_CNT \leq TIMx_CCRx$ 。

根据 TIMx_CR1 寄存器中 CMS 位的状态, 定时器能够产生边沿对齐的 PWM 信号或中央对齐的 PWM 信号。

PWM 边沿对齐模式

向上计数配置

当 TIMx_CR1 寄存器中的 DIR 位为低的时候执行向上计数。参看小节 13.3.2。

下面是一个 PWM 模式 1 的例子。当 $TIMx_CNT < TIMx_CCRx$ 时, PWM 参考信号 OCxREF 为高, 否则低。如果 TIMx_CCRx 中的比较值大于自动重装载值 (TIMx_ARR), 则 OCxREF 保持为 '1'。如果比较值为 0, 则 OCxREF 保持为 '0'。图 69 为 TIMx_ARR = 8 时边沿对齐的 PWM 波形实例。




图 69. 边沿对齐的 PWM 波形 (ARR = 8)

向下计数的配置

当 TIMx_CR1 寄存器的 DIR 位为高时执行向下计数。参看小节 13.3.2。

在 PWM 模式 1, 当 $TIMx_CNT > TIMx_CCRx$ 时参考信号 OCxREF 为低, 否则为高。如果 TIMx_CCRx 中的比较值大于 TIMx_ARR 中的自动重装载值, 则 OCxREF 保持为 '1'。该模式下不能产生 0% 的 PWM 波形。

PWM 中央对齐模式

当 TIMx_CR1 寄存器中的 CMS 位不为 '00' 时为中央对齐模式 (所有其他的配置对 OCxREF/OCx 信号都有相同的作用)。根据不同的 CMS 位的设置, 比较标志可以在计数器向上计数时被置 1、在计数器向下计数时被置 1、或在计数器向上和向下计数时被置 '1'。TIMx_CR1 寄存器中的计数方向位 (DIR) 由硬件更新, 不要用软件修改它。参看小节 13.3.2 的中央对齐模式。

图 70给出了一些中央对齐的 PWM 波形的例子

- TIMx_ARR = 8
- PWM 模式 1
- TIMx_CR1 寄存器的 CMS = 01，在中央对齐模式 1 下，当计数器向下计数时设置比较标志




图 70. 中央对齐的 PWM 波形 (APR = 8)

使用中央对齐模式的提示：

- 进入中央对齐模式时,使用当前的上/下计数配置;这意味着计数器向上还是向下计数取决于 TIMx_CR1 寄存器中 DIR 位的当前值。此外，软件不能同时修改 DIR 和 CMS 位。
- 不推荐当运行在中央对齐模式时改写计数器，因为会产生不可预知的结果。特别地：
 - 如果写入计数器的值大于自动重加载的值 (TIMx_CNT > TIMx_ARR)，则方向不会被更新
 - 例如，如果计数器正在向上计数，它就会继续向上计数
 - 如果将 0 或者 TIMx_ARR 的值写入计数器，方向被更新，但不产生更新事件 UEV
- 使用中央对齐模式最保险的方法,就是在启动计数器之前产生一个软件更新 (设置 TIMx_EGR 位中的 UG 位)，不要在计数进行过程中修改计数器的值。

13.3.11 互补输出和死区插入

高级控制定时器 (TIM1) 能够输出两路互补信号，并且能够管理输出的瞬时关断和接通。这段时间通常被称为死区，用户应该根据连接的输出器件和它们的特性 (电平转换的延时、电源开关的延时等) 来调整死区时间。

配置 TIMx_CCER 寄存器中的 CCxP 和 CCxNP 位，可以为每一个输出独立地选择极性 (主输出 OCx 或互补

输出 OCxN)。

互补信号 OCx 和 OCxN 通过下列控制位的组合进行控制：TIMx_CCER 寄存器的 CCxE 和 CCxNE 位，TIMx_BDTR 和 TIMx_CR2 寄存器中的 MOE、OISx、OISxN、OSSI 和 OSSR 位，详见表 56 带刹车功能的互补输出通道 OCx 和 OCxN 的控制位。特别的是，在转换到 IDLE 状态时 (MOE 下降到 0) 死区被激活。

同时设置 CCxE 和 CCxNE 位将插入死区，如果存在刹车电路，则还要设置 MOE 位。每一个通道都有一个 10 位的死区发生器。参考信号 OCxREF 可以产生 2 路输出 OCx 和 OCxN。如果 OCx 和 OCxN 为高有效：

- OCx 输出信号与参考信号相同，只是它的上升沿相对于参考信号的上升沿有一个延迟。
- OCxN 输出信号与参考信号相反，只是它的上升沿相对于参考信号的下降沿有一个延迟。如果延迟大于当前有效的输出宽度 (OCx 或者 OCxN)，则不会产生相应的脉冲。

下列几张图显示了死区发生器的输出信号和当前参考信号 OCxREF 之间的关系。(假设 CCxP = 0、CCxNP = 0、MOE = 1、CCxE = 1 并且 CCxNE = 1)。




图 71. 带死区插入的互补输出




图 72. 死区波形延迟大于负脉冲




图 73. 死区波形延迟大于正脉冲

每一个通道的死区延时都是相同的，是由 TIMx_BDTR 寄存器中的 DTG 位编程配置。详见小节 13.4.18 中的延时计算。

重定向 OCxREF 到 OCx 或 OCxN

在输出模式下 (强置、输出比较或 PWM)，通过配置 TIMx_CCER 寄存器的 CCxE 和 CCxNE 位，OCxREF 可以被重定向到 OCx 或者 OCxN 的输出。

这个功能可以在互补输出处于无效电平时，在某个输出上送出一个特殊的波形 (例如 PWM 或者静态有效电平)。另一个作用是，让两个输出同时处于无效电平，或处于有效电平和带死区的互补输出。

注：当只使能 OCxN(CCxE = 0, CCxNE = 1) 时，它不会反相，当 OCxREF 有效时立即变高。例如，如果 CCxNP = 0，则 OCxN = OCxREF。另一方面，当 OCx 和 OCxN 都被使能时 (CCxE = CCxNE = 1)，当 OCxREF 为高时 OCx 有效；而 OCxN 相反，当 OCxREF 低时 OCxN 变为有效。

13.3.12 使用刹车功能

当使用刹车功能时，依据相应的控制位 (TIMx_BDTR 寄存器中的 MOE、OSSI 和 OSSR 位，TIMx_CR2 寄存器中的 OISx 和 OISxN 位)，输出使能信号和无效电平都会被修改。但无论何时，OCx 和 OCxN 输出不能在同一时间同时处于有效电平上。详见寄存器表中带刹车功能的互补输出通道 OCx 和 OCxN 的控制位。

刹车源既可以是刹车输入管脚又可以是一个时钟失败事件。时钟失败事件由复位时钟控制器中的时钟安全系统产生。

系统复位后，刹车电路被禁止，MOE 位为低。设置 TIMx_BDTR 寄存器中的 BKE 位可以使能刹车功能。刹车输入信号的极性可以通过配置同一个寄存器中的 BKP 位选择。BKE 和 BKP 可以被同时修改。

因为 MOE 下降沿可以是异步的，在实际信号 (作用在输出端) 和同步控制位 (在 TIMx_BDTR 寄存器中) 之间设置了一个再同步电路。这个再同步电路会在异步信号和同步信号之间产生延迟。特别的，如果当它为低时写 MOE=1，则读出它之前必须先插入一个延时 (空指令) 才能读到正确的值。这是因为写入的是异步信号而读的是同步信号。

当发生刹车时 (在刹车输入端出现选定的电平)，有下述动作：

- MOE 位被异步地清除，将输出置于无效状态、空闲状态或者复位状态 (由 OSSI 位选择)。这个特性在 MCU 的振荡器关闭时依然有效。
- 一旦 MOE = 0，每一个输出通道输出由 TIMx_CR2 寄存器中的 OISx 位设定的电平。如果 OSSI = 0，则定时器释放使能输出，否则使能输出始终为高。


- 当使用互补输出时：
 - 输出首先被置于复位状态即无效的状态 (取决于极性)。这是异步操作，即使定时器没有时钟时，此功能也有效。
 - 如果定时器的时钟依然存在，死区生成器将会重新生效，在死区之后根据 **OISx** 和 **OISxN** 位指示的电平驱动输出端口。即使在这种情况下，**OCx** 和 **OCxN** 也不能被同时驱动到有效的电平。
注：因为重新同步 **MOE**，死区时间比通常情况下长一些 (大约 2 个 **CK_TIM** 的时钟周期)。
 - 如果 **OSSI = 0**，定时器释放使能输出，否则保持使能输出；或一旦 **CCxE** 与 **CCxNE** 之一变高时，使能输出变为高。
- 如果设置了 **TIMx_DIER** 寄存器中的 **BIE** 位，当刹车状态标志 (**TIMx_SR** 寄存器中的 **BIF** 位) 为 ‘1’ 时，则产生一个中断。如果设置了 **TIMx_DIER** 寄存器中的 **BDE** 位，则产生一个 DMA 请求。
- 如果设置了 **TIMx_BDTR** 寄存器中的 **AOE** 位，在下一个更新事件 **UEV** 时 **MOE** 位被自动置位；例如，这可以用来进行整形。否则，**MOE** 始终保持低直到被再次置 ‘1’；此时，这个特性可以被用在安全方面，你可以把刹车输入连到电源驱动的报警输出、热敏传感器或者其他安全器件上。

注：刹车输入为电平有效。所以，当刹车输入有效时，不能同时 (自动地或者通过软件) 设置 **MOE**。同时，状态标志 **BIF** 不能被清除。

刹车由 **BRK** 输入产生，它的有效极性是可编程的，且由 **TIMx_BDTR** 寄存器中的 **BKE** 位开启。

除了刹车输入和输出管理，刹车电路中还实现了写保护以保证应用程序的安全。它允许用户冻结几个配置参数 (死区长度，**OCx/OCxN** 极性和被禁止的状态，**OCxM** 配置，刹车使能和极性)。用户可以通过 **TIMx_BDTR** 寄存器中的 **LOCK** 位，从三级保护中选择一种，参看小节 13.4.8。在 MCU 复位后 **LOCK** 位只能被修改一次。

下图显示响应刹车的输出实例：



844716

图 74. 响应刹车的输出

13.3.13 在外部事件时清除 OCxREF 信号

对于一个给定的通道，在 ETRF 输入端 (设置 TIMx_CCMRx 寄存器中对应的 OCxCE 位为 '1') 的高电平能够把 OCxREF 信号拉低，OCxREF 信号将保持为低直到发生下一次的更新事件 UEV。

该功能只能用于输出比较和 PWM 模式，而不能用于强置模式。

例如，OCxREF 信号可以连到一个外部输入。这时，ETR 必须配置如下：

- 外部触发预分频器必须处于关闭：TIMx_SMCR 寄存器中的 ETPS[1:0] = 00。
- 必须禁止外部时钟模式 2：TIMx_SMCR 寄存器中的 ECE = 0。

- 外部触发极性 (ETP) 和外部触发滤波器 (ETF) 可以根据需要配置。

下图显示了当 ETRF 输入变为高时，对应不同 OCxCE 的值，OCxREF 信号的动作。在这个例子中，定时器 TIMx 被置于 PWM 模式。




图 75. 清除 TIMx 的 OCxREF

13.3.14 产生六步 PWM 输出

当在一个通道上需要互补输出时，预装载位有 OCxM、CCxE 和 CCxNE。在发生 COM 换相事件时，这些预装载位被传送到影子寄存器位。这样你就可以预先设置好下一步骤配置，并在同一个时刻同时修更改所有通道的配置。COM 可以通过设置 TIMx_EGR 寄存器的 COM 位由软件产生，或在 TRGI 上升沿由硬件产生。

当发生 COM 事件时会设置一个标志 (TIMx_SR 寄存器中的 COMIF 位)，这时如果已设置了 TIMx_DIER 寄存器的 COMIE 位，则产生一个中断；如果已设置了 TIMx_DIER 寄存器的 COMDE 位，则产生一个 DMA 请求。

下图显示当发生 COM 事件时，三种不同配置下 OCx 和 OCxN 输出。




图 76. 产生六步 PWM，使用 COM 的例子 (OSSR = 1)

13.3.15 单脉冲模式

单脉冲模式 (OPM) 是前述众多模式的一个特例。这种模式允许计数器响应一个激励，并在一个程序可控的延时之后产生一个脉宽可程序控制的脉冲。

可以通过从模式控制器启动计数器，在输出比较模式或者 PWM 模式下产生波形。设置 $TIMx_CR1$ 寄存器中的 OPM 位将选择单脉冲模式，这样可以让计数器自动地在产生下一个更新事件 UEV 时停止。

仅当比较值与计数器的初始值不同时，才能产生一个脉冲。启动之前 (当定时器正在等待触发)，必须如下配置：

- 向上计数方式：计数器 $CNT < CCRx \leq ARR$ (特别地， $0 < CCRx$)
- 向下计数方式：计数器 $CNT > CCRx$




图 77. 单脉冲模式的例子

例如，你需要在从 TI2 输入脚上检测到一个上升沿开始，延迟 t_{DELAY} 之后，在 OC1 上产生一个长度为 t_{PULSE} 的正脉冲。

假定 TI2FP2 作为触发 1：

- 置 TIMx_CCMR1 寄存器中的 CC2S = 01，把 TI2FP2 映像到 TI2。
- 置 TIMx_CCER 寄存器中的 CC2P = 0，使 TI2FP2 能够检测上升沿。
- 置 TIMx_SMCR 寄存器中的 TS = 110，TI2FP2 作为从模式控制器的触发 (TRGI)。
- 置 TIMx_SMCR 寄存器中的 SMS = 110(触发模式)，TI2FP2 被用来启动计数器。

OPM 的波形由写入比较寄存器的数值决定 (要考虑时钟频率和计数器预分频器)

- t_{DELAY} 由 TIMx_CCR1 寄存器中的值定义。
- t_{PULSE} 由自动装载值和比较值之间的差值定义 (TIMx_ARR - TIMx_CCR1)。
- 假定当发生比较匹配时要产生从 0 到 1 的波形，当计数器达到预装载值时要产生一个从 1 到 0 的波形；首先要置 TIMx_CCMR1 寄存器的 OC1M = 111，进入 PWM 模式 2；根据需要有选择地使能预装载寄存器：置 TIMx_CCMR1 中的 OC1PE = 1 和 TIMx_CR1 寄存器中的 ARPE；然后在 TIMx_CCR1 寄存器中填写比较值，在 TIMx_ARR 寄存器中填写自动装载值，设置 UG 位来产生一个更新事件，然后等待在 TI2 上的一个外部触发事件。本例中，CC1P = 0。

在这个例子中，TIMx_CR1 寄存器中的 DIR 和 CMS 位应该置低。

因为只需要一个脉冲，所以必须设置 TIMx_CR1 寄存器中的 OPM = 1，在下一个更新事件 (当计数器从自动装载值翻转到 0) 时停止计数。

特殊情况：OCx 快速使能：

在单脉冲模式下，在 TIx 输入脚的边沿检测逻辑设置 CEN 位以启动计数器。然后计数器和比较值间的比较操作产生了输出的转换。但是这些操作需要一定的时钟周期，因此它限制了可得到的最小延时 t_{DELAY} 。

如果要以最小延时输出波形，可以设置 TIMx_CCMRx 寄存器中的 OCxFE 位；此时强制 OCxREF(和 OCx) 直接响应激励而不再依赖比较的结果，输出的波形与比较匹配时的波形一样。OCxFE 只在通道配置为 PWM1 和

PWM2 模式时起作用。

13.3.16 编码器接口模式

选择编码器接口模式的方法是：如果计数器只在 TI2 的边沿计数，则置 TIMx_SMCR 寄存器中的 SMS = 001；如果只在 TI1 边沿计数，则置 SMS = 010；如果计数器同时在 TI1 和 TI2 边沿计数，则置 SMS = 011。

通过设置 TIMx_CCER 寄存器中的 CC1P 和 CC2P 位，可以选择 TI1 和 TI2 极性；如果需要，还可以对输入滤波器编程。两个输入 TI1 和 TI2 被用来作为增量编码器的接口。参看表 53，假定计数器已经启动 (TIMx_CR1 寄存器中的 CEN = 1)，则计数器由每次在 TI1FP1 或 TI2FP2 上的有效跳变驱动。TI1FP1 和 TI2FP2 是 TI1 和 TI2 在通过输入滤波器和极性控制后的信号；如果没有滤波和变相，则 TI1FP1 = TI1；如果没有滤波和变相，则 TI2FP2 = TI2。根据两个输入信号的跳变顺序，产生了计数脉冲和方向信号。依据两个输入信号的跳变顺序，计数器向上或向下计数，同时硬件对 TIMx_CR1 寄存器的 DIR 位进行相应的设置。不管计数器是依靠 TI1 计数、依靠 TI2 计数或者同时依靠 TI1 和 TI2 计数，在任一输入端 (TI1 或者 TI2) 的跳变都会重新计算 DIR 位。

编码器接口模式基本上相当于使用了一个带有方向选择的外部时钟。这意味着计数器只在 0 到 TIMx_ARR 寄存器的自动装载值之间连续计数 (根据方向，或是 0 到 ARR 计数，或是 ARR 到 0 计数)。所以在开始计数之前必须配置 TIMx_ARR；同样，捕获器、比较器、预分频器、重复计数器、触发输出特性等仍工作如常。编码器模式和外部时钟模式 2 不兼容，因此不能同时操作。

在这个模式下，计数器依照增量编码器的速度和方向被自动的修改，因此计数器的内容始终指示着编码器的位置。计数方向与相连的传感器旋转的方向对应。下表列出了所有可能的组合，假设 TI1 和 TI2 不同时变换。

表 53. 计数方向与编码器信号的关系

有效边沿	相对信号的电平 (TI1FP1 对应 TI2, TI2FP2 对应 TI1)	TI1FP1 信号		TI2FP2 信号	
		上升	下降	上升	下降
仅在 TI1 计数	高	向下计数	向上计数	不计数	不计数
	低	向上计数	向下计数	不计数	不计数
仅在 TI2 计数	高	不计数	不计数	向上计数	向下计数
	低	不计数	不计数	向下计数	向上计数
在 TI1 和 TI2 上计数	高	向下计数	向上计数	向上计数	向下计数
	低	向上计数	向下计数	向下计数	向上计数

一个外部的增量编码器可以直接与 MCU 连接而不需要外部接口逻辑。但是，一般使用比较器将编码器的差动输出转换到数字信号，这大大增加了抗噪声干扰能力。编码器输出的第三个信号表示机械零点，可以把它连接到一个外部中断输入并触发一个计数器复位。

下图是一个计数器操作的实例，显示了计数信号的产生和方向控制。它还显示了当选择了双边沿时，输入抖动是如何被抑制的；抖动可能会在传感器的位置靠近一个转换点时产生。在这个例子中，我们假定配置如下：

- CC1S = '01' (TIMx_CCMR1 寄存器, IC1FP1 映射到 TI1)
- CC2S = '01' (TIMx_CCMR2 寄存器, IC2FP2 映射到 TI2)
- CC1P = '0' (TIMx_CCER 寄存器, IC1FP1 不反相, IC1FP1=TI1)
- C2P = '0' (TIMx_CCER 寄存器, IC2FP2 不反相, IC2FP2=TI2)
- SMS = '011' (TIMx_SMCR 寄存器, 所有的输入均在上升沿和下降沿有效).
- CEN = '1' (TIMx_CR1 寄存器, 计数器使能)




图 78. 编码器模式下的计数器操作实例




图 79. IC1FP1 反相的编码器接口模式实例

当定时器配置成编码器接口模式时，提供传感器当前位置的信息。使用第二个配置在捕获模式的定时器测量两个编码器事件的间隔，可以获得动态的信息 (速度，加速度，减速度)。指示机械零点的编码器输出可被用做此目的。根据两个事件间的间隔，可以按照固定的时间读出计数器。如果可能的话，你可以把计数器的值锁存到第三个输入捕获寄存器 (捕获信号必须是周期的并且可以由另一个定时器产生)。它也可以通过一个由实时时钟产生的 DMA 请求来读取它的值。

13.3.17 定时器输入异或功能

TIMx_CR2 寄存器中的 TI1S 位，允许通道 1 的输入滤波器连接到一个异或门的输出端，异或门的 3 个输入端为 TIMx_CH1、TIMx_CH2 和 TIMx_CH3。

异或输出能够被用于所有定时器的输入功能，如触发或输入捕获。小节 13.3.18 给出了此特性用于连接霍尔传感器的例子。

13.3.18 与霍尔传感器的接口

使用高级控制定时器 (TIM1) 产生 PWM 信号驱动马达时，可以用另一个通用 TIMx (TIM2、TIM3、TIM4 或 TIM5) 定时器作为“接口定时器”来连接霍尔传感器，见图 80，3 个定时器输入脚 (CC1、CC2、CC3) 通过一个异或门连接到 TI1 输入通道 (通过设置 TIMx_CR2 寄存器中的 TI1S 位来选择)，‘接口定时器’捕获这个信号。

从模式控制器被配置于复位模式，从输入是 TI1F_ED。每当 3 个输入之一变化时，计数器从新从 0 开始计数。这样产生一个由霍尔输入端的任何变化而触发的时间基准。

‘接口定时器’上的捕获/比较通道 1 配置为捕获模式，捕获信号为 TRC (见图 63)。捕获值反映了两个输入变化间的时间延迟，给出了马达速度的信息。


‘接口定时器’可以用来在输出模式产生一个脉冲，这个脉冲可以 (通过触发一个 COM 事件) 用于改变高级定时器 TIM1 各个通道的属性，而高级控制定时器产生 PWM 信号驱动马达。因此“接口定时器”通道必须编程为在一个指定的延时 (输出比较或 PWM 模式) 之后产生一个正脉冲，这个脉冲通过 TRGO 输出被送到高级控制定时器 TIM1。

举例：霍尔输入连接到 TIMx 定时器，要求每次任一霍尔输入上发生变化之后的一个指定的时刻，改变高级控制定时器 TIMx 的 PWM 配置。

- 置 TIMx_CR2 寄存器的 TI1S 位为 ‘1’，配置三个定时器输入逻辑或到 TI1 输入，
- 时基编程：置 TIMx_ARR 为其最大值 (计数器必须通过 TI1 的变化清零)。设置预分频器得到一个最大的计数器周期，它长于传感器上的两次变化的时间间隔。
- 设置通道 1 为捕获模式 (选中 TRC)：置 TIMx_CCMR1 寄存器中 CC1S = 01，如果需要，还可以设置数字滤波器。
- 设置通道 2 为 PWM2 模式，并具有要求的延时：置 TIMx_CCMR1 寄存器中的 OC2M = 111 和 CC2S = 00。
- 选择 OC2REF 作为 TRGO 上的触发输出：置 TIMx_CR2 寄存器中的 MMS = 101。

在高级控制寄存器 TIM1 中，正确的 ITR 输入必须是触发器输入，定时器被编程为产生 PWM 信号，捕获/比较控制信号为预装载的 (TIMx_CR2 寄存器中 CCPC = 1)，同时触发输入控制 COM 事件 (TIMx_CR2 寄存器中 CCUS = 1)。在一次 COM 事件后，写入下一步的 PWM 控制位 (CCxE、OCxM)，这可以在处理 OC2REF 上升沿的中断子程序里实现。

下图显示了这个实例：



190862

图 80. 霍尔传感器接口的实例

13.3.19 TIMx 定时器和外部触发的同步

TIMx 定时器能够在多种模式下和一个外部的触发同步：复位模式、门控模式和触发模式。

从模式：复位模式

在发生一个触发输入事件时，计数器和它的预分频器能够重新被初始化；同时，如果 IMx_CR1 寄存器的 URS 位为低，还产生一个更新事件 UEV；然后所有的预装载寄存器 (TIMx_ARR, TIMx_CCRx) 都被更新了。

在以下的例子中，TI1 输入端的上升沿导致向上计数器被清零：

- 配置通道 1 以检测 TI1 的上升沿。配置输入滤波器的带宽 (在本例中，不需要任何滤波器，因此保持 IC1F = 0000)。触发操作中不使用捕获预分频器，所以不需要配置。CC1S 位只选择输入捕获源，即 TIMx_CCMR1 寄存器中 CC1S = 01。置 TIMx_CCER 寄存器中 CC1P = 0 以确定极性 (只检测上升沿)。
- 置 TIMx_SMCR 寄存器中 SMS = 100，配置定时器为复位模式；置 TIMx_SMCR 寄存器中 TS = 101，选择 TI1 作为输入源。
- 置 TIMx_CR1 寄存器中 CEN = 1，启动计数器。

计数器开始依据内部时钟计数，然后正常运转直到 TI1 出现一个上升沿；此时，计数器被清零然后从 0 重新开始计数。同时，触发标志 (TIMx_SR 寄存器中的 TIF 位) 被设置，根据 TIMx_DIER 寄存器中 TIE(中断使能) 位和 TDE(DMA 使能) 位的设置，产生一个中断请求或一个 DMA 请求。

下图显示当自动重载寄存器 TIMx_ARR = 0x36 时的动作。在 TI1 上升沿和计数器的实际复位之间的延时取决于 TI1 输入端的重同步电路。




图 81. 复位模式下的控制电路

从模式：门控模式

计数器的使能依赖于选中的输入端的电平。

在如下的例子中，计数器只在 TI1 为低时向上计数：

- 配置通道 1 以检测 TI1 上的低电平。配置输入滤波器带宽 (本例中，不需要滤波，所以保持 IC1F = 0000)。触发操作中不使用捕获预分频器，所以不需要配置。CC1S 位用于选择输入捕获源，置 TIMx_CCMR1 寄存器中 CC1S = 01。置 TIMx_CCER 寄存器中 CC1P = 1 以确定极性 (只检测低电平)。
- 置 TIMx_SMCR 寄存器中 SMS = 101，配置定时器为门控模式；置 TIMx_SMCR 寄存器中 TS = 101，选择 TI1 作为输入源。
- 置 TIMx_CR1 寄存器中 CEN = 1，启动计数器。在门控模式下，如果 CEN = 0，则计数器不能启动，不论触发输入电平如何。

只要 TI1 为低，计数器开始依据内部时钟计数，一旦 TI1 变高则停止计数。当计数器开始或停止时都设置 TIMx_SR 中的 TIF 标置。

TI1 上升沿和计数器实际停止之间的延时取决于 TI1 输入端的重同步电路。




图 82. 门控模式下的控制电路

从模式：触发模式

计数器的使能依赖于选中的输入端上的事件。

在下面的例子中，计数器在 TI2 输入的上升沿开始向上计数：

- 配置通道 2 检测 TI2 的上升沿。配置输入滤波器带宽 (本例中，不需要任何滤波器，保持 IC2F = 0000)。触发操作中不使用捕获预分频器，不需要配置。CC2S 位只用于选择输入捕器中 CC2P = 1 以确定极性 (只检测低电平)。
- 置 TIMx_SMCR 寄存器中 SMS = 110，配置定时器为触发模式；置 TIMx_SMCR 寄存器中 TS = 110，选择 TI2 作为输入源。

当 TI2 出现一个上升沿时，计数器开始在内部时钟驱动下计数，同时设置 TIF 标志。TI2 上升沿和计数器启动计数之间的延时取决于 TI2 输入端的重同步电路。




图 83. 触发器模式下的控制电路

从模式：外部时钟模式 2 + 触发模式

外部时钟模式 2 可以与另一种从模式 (外部时钟模式 1 和编码器模式除外) 一起使用。这时，ETR 信号被用作外部时钟的输入，在复位模式、门控模式或触发模式可以选择另一个输入作为触发输入。不建议使用 TIMx_SMCR 寄存器的 TS 位选择 ETR 作为 TRGI。

在下面的例子中，一旦在 TI1 上出现一个上升沿，计数器即在 ETR 的每一个上升沿向上计数一次：

- 通过 TIMx_SMCR 寄存器配置外部触发输入电路：
 - ETF = 0000：没有滤波
 - ETPS = 00：不用预分频器
 - ETP = 0：检测 ETR 的上升沿，置 ECE = 1 使能外部时钟模式 2。
- 按如下配置通道 1，检测 TI 的上升沿：
 - IC1F = 0000：没有滤波
 - 触发操作中不使用捕获预分频器，不需要配置
 - 置 TIMx_CCMR1 寄存器中 CC1S = 01，选择输入捕获源
 - 置 TIMx_CCER 寄存器中 CC1P = 0 以确定极性 (只检测上升沿)
- 置 TIMx_SMCR 寄存器中 SMS = 110，配置定时器为触发模式。置 TIMx_SMCR 寄存器中 TS = 101，选择 TI1 作为输入源。

当 TI1 上出现一个上升沿时，TIF 标志被设置，计数器开始在 ETR 的上升沿计数。

ETR 信号的上升沿和计数器实际复位间的延时取决于 ETRP 输入端的重同步电路。




图 84. 外部时钟模式 2 + 触发模式下的控制电路

13.3.20 定时器同步

所有 TIM 定时器在内部相连，用于定时器同步或链接。详见章节 TIM2/3/4。

13.3.21 调试模式

当微控制器进入调试模式时 (CPU 核心停止)，根据 DBG 模块中 DBG_TIMx_STOP 的设置，TIMx 计数器可以或者继续正常操作，或者停止。详见随后的调试章节。

13.4 寄存器描述

表 54. TIM1 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	TIMx_CR1	控制寄存器 1	0x00000000	小节 13.4.1
0x04	TIMx_CR2	控制寄存器 2	0x00000000	小节 13.4.2
0x08	TIMx_SMCR	从模式控制寄存器	0x00000000	小节 13.4.3
0x0C	TIMx_DIER	DMA/中断使能寄存器	0x00000000	小节 13.4.4
0x10	TIMx_SR	状态寄存器	0x00000000	小节 13.4.5
0x14	TIMx_EGR	事件产生寄存器	0x00000000	小节 13.4.6
0x18	TIMx_CCMR1	捕捉/比较模式寄存器 1	0x00000000	小节 13.4.7
0x1C	TIMx_CCMR2	捕捉/比较模式寄存器 2	0x00000000	小节 13.4.8
0x20	TIMx_CCER	捕捉/比较使能寄存器	0x00000000	小节 13.4.9
0x24	TIMx_CNT	计数器	0x00000000	小节 13.4.10
0x28	TIMx_PSC	预分频率器	0x00000000	小节 13.4.11
0x2C	TIMx_ARR	自动装载寄存器	0x00000000	小节 13.4.12
0x30	TIMx_RCR	重复计数寄存器	0x00000000	小节 13.4.13
0x34	TIMx_CCR1	捕获/比较寄存器 1	0x00000000	小节 13.4.14
0x38	TIMx_CCR2	捕获/比较寄存器 2	0x00000000	小节 13.4.15
0x3C	TIMx_CCR3	捕获/比较寄存器 3	0x00000000	小节 13.4.16

Offset	Acronym	Register Name	Reset	Section
0x40	TIMx_CCR4	捕获/比较寄存器 4	0x00000000	小节 13.4.17
0x44	TIMx_BDTR	刹车和死区寄存器	0x00000000	小节 13.4.18
0x48	TIMx_DCR	DMA 控制寄存器	0x00000000	小节 13.4.19
0x4C	TIMx_DMAR	连续模式的 DMA 地址	0x00000000	小节 13.4.20

13.4.1 控制寄存器 1(TIMx_CR1)

起始地址: TIM1:0x40012C00,

地址偏移: 0x00

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						CKD	ARPE	CMS	DIR	OPM	URS	UDIS	CEN		
						rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 10	保留		000h	保留, 读为 0
9: 8	CKD[1: 0]	rw	000h	时钟分频因子 (Clock division) 这 2 位定义在定时器时钟 (CK_INT) 频率、死区时间和由死区发生器与数字滤波器 (ETR, Tlx) 所用的采样时钟之间的分频比例。 00: $t_{DTS} = t_{CK_INT}$ 01: $t_{DTS} = 2 \times t_{CK_INT}$ 10: $t_{DTS} = 4 \times t_{CK_INT}$ 11: 保留, 不要使用这个配置
7	ARPE	rw	000h	自动重载预装载允许位 (Auto-reload preload enable) 0: TIMx_ARR 寄存器没有缓冲 1: TIMx_ARR 寄存器被装入缓冲器

Bit	Field	Type	Reset	Description
6: 5	CMS[1: 0]	rw	000h	选择中央对齐模式 (Center-aligned mode selection) 00: 边沿对齐模式。计数器依据方向位 (DIR) 向上或向下计数 01: 中央对齐模式 1。计数器交替地向上和向下计数。配置为输出的通道 (TIMx_CCMRx 寄存器中 CCxS = 00) 的输出比较中断标志位, 只在计数器向下计数时被设置 10: 中央对齐模式 2。计数器交替地向上和向下计数。计数器交替地向上和向下计数。配置为输出的通道 (TIMx_CCMRx 寄存器中 CCxS = 00) 的输出比较中断标志位, 只在计数器向上计数时被设置 11: 中央对齐模式 3。计数器交替地向上和向下计数。计数器交替地向上和向下计数。配置为输出的通道 (TIMx_CCMRx 寄存器中 CCxS = 00) 的输出比较中断标志位, 在计数器向上和向下计数时均被设置 注: 在计数器开启时 (CEN = 1), 不允许从边沿对齐模式转换到中央对齐模式。
4	DIR	rw	000h	方向 (Direction) 0: 计数器向上计数 1: 计数器向下计数 : 当计数器配置为中央对齐模式或编码器模式时, 该位为只读。
3	OPM	rw	000h	单脉冲模式 (One pulse mode) 0: 在发生更新事件时, 计数器不停止 1: 在发生下一次更新事件 (清除 CEN 位) 时, 计数器停止
2	URS	rw	000h	更新请求源 (Update request source) 软件通过该位选择 UEV 事件的源。 0: 如果允许产生更新中断或 DMA 请求, 则下述任一事件产生一个更新中断或 DMA 请求: - 计数器溢出/下溢 - 设置 UG 位 - 从模式控制器产生的更新 1: 如果允许产生更新中断或 DMA 请求, 则只有计数器溢出/下溢才产生一个更新中断或 DMA 请求

Bit	Field	Type	Reset	Description
1	UDIS	rw	000h	禁止更新 (Update disable) 软件通过该位允许/禁止 UEV 事件的产生 0: 允许 UEV。更新 (UEV) 事件由下述任一事件产生: - 计数器溢出/下溢 - 设置 UG 位 - 从模式控制器产生的更新被缓存的寄存器被装入它们的预装载值。 1: 禁止 UEV。不产生更新事件, 影子寄存器 (ARR、PSC、CCRx) 保持它们的值。如果设置了 UG 位或从模式控制器发出了一个硬件复位, 则计数器和预分频器被重新初始化
0	CEN	rw	000h	允许计数器 (Counter enable) 0: 禁止计数器 1: 使能计数器。 注: 在软件设置了 CEN 位后, 外部时钟、门控模式和编码器模式才能工作。触发模式可以自动地通过硬件设置 CEN 位。

13.4.2 控制寄存器 2(TIMx_CR2)

起始地址: TIM1:0x40012C00,

地址偏移: 0x04

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	OIS4	OIS3N	OIS3	OIS2N	OIS2	OIS1N	OIS1	TI1S	MMS			CCDS	CCUS	Res.	CCPC
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		rw

Bit	Field	Type	Reset	Description
15	保留		000h	保留, 读为 0
14	OIS4	rw	000h	输出空闲状态 4(OC4 输出)。参见 OIS1 位。
13	OIS3N	rw	000h	输出空闲状态 3(OC3N 输出)。参见 OIS1N 位。
12	OIS3	rw	000h	输出空闲状态 3(OC3 输出)。参见 OIS1 位。
11	OIS2N	rw	000h	输出空闲状态 2(OC2N 输出)。参见 OIS1N 位。
10	OIS2	rw	000h	输出空闲状态 2(OC2 输出)。参见 OIS1 位。
9	OIS1N	rw	000h	输出空闲状态 1(OC1N 输出)(Output Idle state 1) 0: 当 MOE = 0 时, 死区后 OC1N = 0 1: 当 MOE = 0 时, 死区后 OC1N = 1 注: 已经设置了 LOCK(TIMx_BKR 寄存器) 级别 1、2 或 3 后, 该位不能被修改。

Bit	Field	Type	Reset	Description
8	OIS1	rw	000h	输出空闲状态 1(OC1 输出)(Output Idle state 1) 0: 当 MOE = 0 时, 如果实现了 OC1N, 则死区后 OC1 = 0 1: 当 MOE = 0 时, 如果实现了 OC1N, 则死区后 OC1 = 1。 注: 已经设置了 LOCK(TIMx_BKR 寄存器) 级别 1、2 或 3 后, 该位不能被修改。
7	TI1S	rw	000h	TI1 选择 (TI1 selection) 0: TIMx_CH1 管脚连到 TI1 输入 1: TIMx_CH1、TIMx_CH2 和 TIMx_CH3 管脚经异或后连到 TI1 输入
6: 4	MMS[2: 0]	rw	000h	主模式选择 (Master mode selection) 这两位用于选择在主模式下送到从定时器的同步信息 (TRGO)。可能的组合如下: 000: 复位-TIMx_EGR 寄存器的 UG 位被用于作为触发输出 (TRGO)。如果触发输入 (从模式控制器处于复位模式) 产生复位, 则 TRGO 上的信号相对实际的复位会有一个延迟。 001: 使能-计数器使能信号 CNT_EN 被用于作为触发输出 (TRGO)。有时需要在同一时间启动多个定时器或控制在一段时间内使能从定时器。计数器使能信号是通过 CEN 控制位和门控模式下的触发输入信号的逻辑或产生。当计数器使能信号受控于触发输入时, TRGO 上会有一个延迟, 除非选择了主/从模式 (见 TIMx_SMCR 寄存器中 MSM 位的描述)。 010: 更新-更新事件被选为触发输入 (TRGO)。例如, 一个主定时器的时钟可以被用作一个从定时器的预分频器。 011: 比较脉冲-一旦发生一次捕获或一次比较成功时, 当要设置 CC1IF 标志时 (即使它已经为高), 触发输出送出一个正脉冲 (TRGO)。 100: 比较-OC1REF 信号被用于作为触发输出 (TRGO) 101: 比较-OC2REF 信号被用于作为触发输出 (TRGO) 110: 比较-OC3REF 信号被用于作为触发输出 (TRGO) 111: 比较-OC4REF 信号被用于作为触发输出 (TRGO)
3	CCDS	rw	000h	捕获/比较的 DMA 选择 (Capture/compare DMA selection) 0: 当发生 CCx 事件时, 送出 CCx 的 DMA 请求 1: 当发生更新事件时, 送出 CCx 的 DMA 请求

Bit	Field	Type	Reset	Description
2	CCUS	rw	000h	捕获/比较控制更新选择 (Capture/compare control update selection) 0: 如果捕获/比较控制位是预装载的 (CCPC = 1), 只能通过设置 COM 位更新它们 1: 如果捕获/比较控制位是预装载的 (CCPC = 1), 可以通过设置 COM 位或 TRGI 上的一个上升沿更新它们 注: 该位只对具有互补输出的通道起作用。
1	保留		000h	保留, 读为 0
0	CCPC	rw	000h	捕获/比较预装载控制位 (Capture/compare preloaded control) 0: CCxE, CCxNE 和 OCxM 位不是预装载的 1: CCxE, CCxNE 和 OCxM 位是预装载的; 设置该位后, 它们只在设置了 COM 位后被更新 注: 该位只对具有互补输出的通道起作用。

13.4.3 从模式控制寄存器 (TIMx_SMCR)

起始地址: TIM1:0x40012C00,

地址偏移: 0x08

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETP	ECE	ETPS				ETF		MSM		TS		Res.		SMS	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		rw	rw	rw

Bit	Field	Type	Reset	Description
15	ETP	rw	000h	外部触发极性 (External trigger polarity) 该位选择是用 ETR 还是 ETR 的反相来作为触发操作。 0: ETR 不反相, 高电平或上升沿有效 1: ETR 被反相, 低电平或下降沿有效
14	ECE	rw	000h	外部时钟使能位 (External clock enable) 该位启用外部时钟模式 2。 0: 禁止外部时钟模式 2 1: 使能外部时钟模式 2, 计数器由 ETRF 信号上的任意有效上升沿驱动 注 1: 设置 ECE 位与选择外部时钟模式 1 并将 TRGI 连到 ETRF(SMS = 111 和 TS = 111) 具有相同功效。注 2: 下述从模式可以与外部时钟模式 2 同时使用: 复位模式, 门控模式和触发模式; 但是, 这时 TRGI 不能连到 ETRF(TS 位不能是 111)。注 3: 外部时钟模式 1 和外部时钟模式 2 同时被使能时, 外部时钟的输入是 ETRF。

Bit	Field	Type	Reset	Description
13: 12	ETPS[1: 0]	rw	000h	外部触发预分频 (External trigger prescaler) 外部触发信号 ETRP 的频率必须最多是 TIMxCLK 频率的 1/4。当输入较快的外部时钟时，可以使用预分频降低 ETRP 的频率。 00: 关闭预分频 01: ETRP 频率除以 2 10: ETRP 频率除以 4 11: ETRP 频率除以 8
11: 8	ETF[3: 0]	rw	000h	外部触发滤波 (External trigger filter) 这些位定义了对 ETRP 信号采样的频率和对 ETRP 数字滤波的带宽。实际上，数字滤波器是一个事件计数器，它记录到 N 个事件后会产生一个输出的跳变。 0000: 无滤波器，以 fDTS 采样 0001: 采样频率 $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$, N = 2 0010: 采样频率 $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$, N = 4 0011: 采样频率 $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$, N = 8 0100: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/2$, N = 6 0101: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/2$, N = 8 0110: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/4$, N = 6 0111: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/4$, N = 8 1000: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/8$, N = 6 1001: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/8$, N = 8 1010: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$, N = 5 1011: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$, N = 6 1100: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$, N = 8 1101: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$, N = 5 1110: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$, N = 6 1111: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$, N = 8
7	MSM	rw	000h	主/从模式 (Master/slave mode) 0: 无作用 1: 触发输入 (TRGI) 上的事件被延迟了，以允许在当前定时器 (通过 TRGO) 与它的从定时器间的完美同步，这对要求把几个定时器同步到一个单一的外部事件时是非常有用的

Bit	Field	Type	Reset	Description
6: 4	TS[2: 0]	rw	000h	触发选择 (Trigger selection) 这 3 位选择用于同步计数器的触发输入。 000: 内部触发 0(ITR0) 001: 内部触发 1(ITR1) 010: 内部触发 2(ITR2) 011: 内部触发 3(ITR3) 100: TI1 的边沿检测器 (TI1F_ED) 101: 滤波后的定时器输入 1(TI1FP1) 110: 滤波后的定时器输入 2(TI2FP2) 111: 外部触发输入 (ETRF) 更多有关 ITRx 的细节, 参见下表。 注: 这些位只能在未用到 (如 SMS = 000) 时被改变, 以避免在改变时产生错误的边沿检测。
3	保留		000h	保留, 读为 0
2: 0	SMS	rw	000h	从模式选择 (Slave mode selection) 当选择了外部信号, 触发信号 (TRGI) 的有效边沿与选中的外部输入极性相关 (见输入控制寄存器和控制寄存器的说明) 000: 关闭从模式 - 如果 CEN = 1, 则预分频器直接由内部时钟驱动。 001: 编码器模式 1 - 根据 TI1FP1 的电平, 计数器在 TI2FP2 的边沿向上/下计数。 010: 编码器模式 2 - 根据 TI2FP2 的电平, 计数器在 TI1FP1 的边沿向上/下计数。 011: 编码器模式 3 - 根据另一个输入的电平, 计数器在 TI1FP1 和 TI2FP2 的边沿向上/下计数。 100: 复位模式 - 选中的触发输入 (TRGI) 的上升沿重新初始化计数器, 并且产生一个更新寄存器的信号。 101: 门控模式 - 当触发输入 (TRGI) 为高时, 计数器的时钟开启。一旦触发输入变为低, 则计数器停止 (但不复位)。计数器的启动和停止都是受控的。 110: 触发模式 - 计数器在触发输入 TRGI 的上升沿启动 (但不复位), 只有计数器的启动是受控的。 111: 外部时钟模式 1 - 选中的触发输入 (TRGI) 的上升沿驱动计数器。 注: 如果 TI1F_EN 被选为触发输入 (TS = 100) 时, 不要使用门控模式。这是因为, TI1F_ED 在每次 TI1F 变化时输出一个脉冲, 然而门控模式是要检查触发输入的电平。

表 55. TIMx 内部触发连接

从定时器	ITR0	ITR1	ITR2	ITR3
------	------	------	------	------

TIM1	x	TIM2	TIM3	TIM4
TIM2	TIM1	x	TIM3	x
TIM3	TIM1	TIM2	x	x
TIM4	TIM1	TIM2	TIM3	x

13.4.4 DMA/中断使能寄存器 (TIMX_DIER)

起始地址: TIM1:0x40012C00,

地址偏移: 0x0C

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	TDE	COM DE	CC4 DE	CC3 DE	CC2 DE	CC1 DE	UDE	BIE	TIE	COM IE	CC4 IE	CC3 IE	CC2 IE	CC1 IE	UIE
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15	保留		000h	保留, 读为 0
14	TDE	rw	000h	允许触发 DMA 请求 (Trigger DMA request enable) 0: 禁止触发 DMA 请求 1: 允许触发 DMA 请求
13	COMDE	rw	000h	允许 COM 的 DMA 请求 (COM DMA request enable) 0: 禁止 COM 的 DMA 请求 1: 允许 COM 的 DMA 请求
12	CC4DE	rw	000h	允许捕获/比较 4 的 DMA 请求 (Capture/Compare 4 DMA request enable) 0: 禁止捕获/比较 4 的 DMA 请求 1: 允许捕获/比较 4 的 DMA 请求
11	CC3DE	rw	000h	允许捕获/比较 3 的 DMA 请求 (Capture/Compare 3 DMA request enable) 0: 禁止捕获/比较 3 的 DMA 请求 1: 允许捕获/比较 3 的 DMA 请求
10	CC2DE	rw	000h	允许捕获/比较 2 的 DMA 请求 (Capture/Compare 2 DMA request enable) 0: 禁止捕获/比较 2 的 DMA 请求 1: 允许捕获/比较 2 的 DMA 请求
9	CC1DE	rw	000h	允许捕获/比较 1 的 DMA 请求 (Capture/Compare 1 DMA request enable) 0: 禁止捕获/比较 1 的 DMA 请求 1: 允许捕获/比较 1 的 DMA 请求
8	UDE	rw	000h	允许更新的 DMA 请求 (Update DMA request enable) 0: 禁止更新的 DMA 请求 1: 允许更新的 DMA 请求

Bit	Field	Type	Reset	Description
7	BIE	rw	000h	允许刹车中断 (Break interrupt enable) 0: 禁止刹车中断 1: 允许刹车中断
6	TIE	rw	000h	触发中断使能 (Trigger interrupt enable) 0: 禁止触发中断 1: 使能触发中断
5	COMIE	rw	000h	允许 COM 中断 (COM interrupt enable) 0: 禁止 COM 中断 1: 允许 COM 中断
4	CC4IE	rw	000h	允许捕获/比较 4 中断 (Capture/Compare 4 interrupt enable) 0: 禁止捕获/比较 4 中断 1: 允许捕获/比较 4 中断
3	CC3IE	rw	000h	允许捕获/比较 3 中断 (Capture/Compare 3 interrupt enable) 0: 禁止捕获/比较 3 中断 1: 允许捕获/比较 3 中断
2	CC2IE	rw	000h	允许捕获/比较 2 中断 (Capture/Compare 2 interrupt enable) 0: 禁止捕获/比较 2 中断 1: 允许捕获/比较 2 中断
1	CC1IE	rw	000h	允许捕获/比较 1 中断 (Capture/Compare 1 interrupt enable) 0: 禁止捕获/比较 1 中断 1: 允许捕获/比较 1 中断
0	UIE	rw	000h	允许更新中断 (Update interrupt enable) 0: 禁止更新中断 1: 允许更新中断

13.4.5 状态寄存器 (TIMx_SR)

起始地址: TIM1:0x40012C00,

地址偏移: 0x10

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			CC4 OF	CC3 OF	CC2 OF	CC1 OF	Res.	BIF	TIF	COM IF	CC4 IF	CC3 IF	CC2 IF	CC1 IF	UIF
			rw	rw	rw	rw		rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 13	保留		000h	保留, 读为 0

Bit	Field	Type	Reset	Description
12	CC4OF	rw	000h	捕获/比较 4 重复捕获标记 (Capture/Compare 4 overcapture flag) 参见 CC1OF 描述。
11	CC3OF	rw	000h	捕获/比较 3 重复捕获标记 (Capture/Compare 3 overcapture flag) 参见 CC1OF 描述。
10	CC2OF	rw	000h	捕获/比较 2 重复捕获标记 (Capture/Compare 2 overcapture flag) 参见 CC1OF 描述。
9	CC1OF	rw	000h	捕获/比较 1 重复捕获标记 (Capture/Compare 1 overcapture flag) 仅当相应的通道被配置为输入捕获时，该标记可由硬件置 1。写 0 可清除该位。 0: 无重复捕获产生； 1: 计数器的值被捕获到 TIMx_CCR1 寄存器时，CC1IF 的状态已经为 1。
8	保留		000h	保留, 读为 0
7	BIF	rw	000h	刹车中断标记 (Break interrupt flag) 一旦刹车输入有效，由硬件对该位置 ‘1’。如果刹车输入无效，则该位可由软件清 “0” 0: 无刹车事件产生 1: 刹车输入上检测到有效电平
6	TIF	rw	000h	触发器中断标记 (Trigger interrupt flag) 当发生触发事件 (当从模式控制器处于除门控模式外的其它模式时，在 TRGI 输入端检测到有效边沿，或门控模式下的任一边沿) 时由硬件对该位置 1。它由软件清 0。 0: 无触发器事件产生 1: 触发器中断等待响应
5	COMIF	rw	000h	COM 中断标记 (COM interrupt flag) 一旦产生 COM 事件 (当捕获/比较控制位: CCxE、CCxNE、OCxM 已被更新) 该位由硬件置 1。它由软件清 0。 0: 无 COM 事件产生 1: COM 中断等待响应
4	CC4IF	rw	000h	捕获/比较 4 中断标记 (Capture/Compare 4 interrupt flag) 参考 CC1IF 描述。
3	CC3IF	rw	000h	捕获/比较 3 中断标记 (Capture/Compare 3 interrupt flag) 参考 CC1IF 描述。
2	CC2IF	rw	000h	捕获/比较 2 中断标记 (Capture/Compare 2 interrupt flag) 参考 CC1IF 描述。

Bit	Field	Type	Reset	Description
1	CC1IF	rw	000h	捕获/比较 1 中断标记 (Capture/Compare 1 interrupt flag) 如果通道 CC1 配置为输出模式： 当计数器值与比较值匹配时该位由硬件置 ‘1’，但在中心对称模式下除外 (参考 TIMx_CR1 寄存器的 CMS 位)。它由软件清 ‘0’。 0: 无匹配发生 1: TIMx_CNT 的值与 TIMx_CCR1 的值匹配 如果通道 CC1 配置为输入模式： 当捕获事件发生时该位由硬件置 ‘1’，它由软件清 0 或通过读 TIMx_CCR1 清 ‘0’。 0: 无输入捕获产生 1: 计数器值已被捕获 (拷贝) 至 TIMx_CCR1(在 IC1 上检测到与所选极性相同的边沿)
0	UIF	rw	000h	更新中断标记 (Update interrupt flag) 当产生更新事件时该位由硬件置 ‘1’。它由软件清 ‘0’。 0: 无更新事件产生 1: 更新事件等待响应。当寄存器被更新时该位由硬件置 ‘1’： - 若 TIMx_CR1 寄存器的 UDIS = 0, 当 REP_CNT = 0 时产生更新事件 (重复向下计数器上溢或下溢时) - 若 TIMx_CR1 寄存器的 UDIS = 0、URS = 0, 当 TIMx_EGR 寄存器的 UG = 1 时产生更新事件 (软件对计数器 CNT 重新初始化) - 若 TIMx_CR1 寄存器的 UDIS = 0、URS = 0, 当计数器 CNT 被触发事件重初始化时产生更新事件。(参考同步控制寄存器的说明)

13.4.6 事件产生寄存器 (TIMx_EGR)

起始地址: TIM1:0x40012C00,

地址偏移: 0x14

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								BG	TG	COMG	CC4G	CC3G	CC2G	CC1G	UG
								w	w	w	w	w	w	w	w

Bit	Field	Type	Reset	Description
15: 8	保留		000h	保留, 读为 0

Bit	Field	Type	Reset	Description
7	BG	w	000h	产生刹车事件 (Break generation) 该位由软件置 '1'，用于产生一个刹车事件，由硬件自动清 '0'。 0: 无动作 1: 产生一个刹车事件。此时 MOE = 0、BIF = 1，若开启对应的中断和 DMA，则产生相应的中断和 DMA
6	TG	w	000h	产生触发事件 (Trigger generation) 该位由软件置 '1'，用于产生一个触发事件，由硬件自动清 '0'。 0: 无动作 1: TIMx_SR 寄存器的 TIF = 1，若开启对应的中断和 DMA，则产生相应的中断和 DMA
5	COMG	w	000h	捕获/比较事件,产生控制更新 (Capture/Compare control update generation) 该位由软件置 '1'，由硬件自动清 '0'。 0: 无动作 1: 当 CCPC = 1，允许更新 CCxE、CCxNE、OCxM 位 注：该位只对拥有互补输出的通道有效。
4	CC4G	w	000h	产生捕获/比较 4 事件 (Capture/Compare 4 generation) 参考 CC1G 描述。
3	CC3G	w	000h	产生捕获/比较 3 事件 (Capture/Compare 3 generation) 参考 CC1G 描述。
2	CC2G	w	000h	产生捕获/比较 2 事件 (Capture/Compare 2 generation) 参考 CC1G 描述。
1	CC1G	w	000h	产生捕获/比较 1 事件 (Capture/Compare 1 generation) 该位由软件置 1，用于产生一个捕获/比较事件，由硬件自动清 0。 0: 无动作 1: 在通道 CC1 上产生一个捕获/比较事件： 若通道 CC1 配置为输出： 设置 CC1IF=1，若开启对应的中断和 DMA，则产生相应的中断和 DMA。 若通道 CC1 配置为输入： 当前的计数器值被捕获至 TIMx_CCR1 寄存器，设置 CC1IF = 1，若开启对应的中断和 DMA，则产生相应的中断和 DMA。若 CC1IF 已经为 1，则设置 CC1OF = 1。

Bit	Field	Type	Reset	Description
0	UG	w	000h	产生更新事件 (Update generation) 该位由软件置 '1'，由硬件自动清 '0'。 0: 无动作 1: 重新初始化计数器，并产生一个更新事件。注意预分频器的计数器也被清 '0' (但是预分频系数不变)。若在中心对称模式下或 DIR = 0(向上计数) 则计数器被清 '0'；若 DIR = 1(向下计数) 则计数器取 TIMx_ARR 的值。

13.4.7 捕捉/比较模式寄存器 1(TIMx_CCMR1)

起始地址: TIM1:0x40012C00,

地址偏移: 0x18

复位值: 0x0000

通道可用于输入 (捕获模式) 或输出 (比较模式)，通道的方向由相应的 CCxS 定义。该寄存器其他位的作用和输出模式下不同。OCxx 描述了通道在输出模式下的功能，ICxx 描述了通道在输出模式下的功能。因此必须注意，同一个位在输出模式和输入模式下的功能是不同的。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC2 CE	OC2M			OC2 PE	OC2 FE	CC2S		OC1 CE	OC1M			OC1 PE	OC1 FE	CC1S	
IC2F				IC2PSC				IC1F				IC1PSC			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

输出比较模式:

Bit	Field	Type	Reset	Description
15	OC2CE	rw	000h	输出比较 2 清 0 使能 (Output compare 2 clear enable)
14: 12	OC2M[2: 0]	rw	000h	输出比较 2 模式 (Output compare 2 mode)
11	OC2PE	rw	000h	输出比较 2 预装载使能 (Output compare 2 preload enable)
10	OC2FE	rw	000h	输出比较 2 快速使能 (Output compare 4 fast enable)
9: 8	CC2S[1: 0]	rw	000h	捕获/比较 2 选择 (Capture/Compare 2 selection) 该位定义通道的方向 (输入/输出)，及输入脚的选择： 00: CC2 通道被配置为输出 01: CC2 通道被配置为输入，IC2 映射在 TI2 上 10: CC2 通道被配置为输入，IC2 映射在 TI1 上 11: CC2 通道被配置为输入，IC2 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时 (由 TIMx_SMCR 寄存器的 TS 位选择) 注: CC2S 仅在通道关闭时 (TIMx_CCER 寄存器的 CC2E = 0) 才是可写的。

Bit	Field	Type	Reset	Description
7	OC1CE	rw	000h	输出比较 1 清除使能 (Output compare 1 clear enable) 0: OC1REF 不受 ETRF 输入的影响 1: 一旦检测到 ETRF 输入高电平, 清除 OC1REF = 0
6: 4	OC1M[2: 0]	rw	000h	输出比较 1 模式 (Output compare 1 mode) 该 3 位定义了输出参考信号 OC1REF 的动作, 而 OC1REF 决定了 OC1、OC1N 的值。OC1REF 是高电平有效, 而 OC1、OC1N 的有效电平取决于 CC1P、CC1NP 位。 000: 冻结。输出比较寄存器 TIMx_CCR1 与计数器 TIMx_CNT 间的比较对 OC1REF 不起作用 001 : 匹配时设置通道 1 为有效电平。当计数器 TIMx_CNT 的值与捕获/比较寄存器 1(TIMx_CCR1) 相同时, 强制 OC1REF 为高 010 : 匹配时设置通道 1 为无效电平。当计数器 TIMx_CNT 的值与捕获/比较寄存器 1(TIMx_CCR1) 相同时, 强制 OC1REF 为低 011: 翻转。当 TIMx_CCR1=TIMx_CNT 时, 翻转 OC1REF 的电平 100: 强制为无效电平。强制 OC1REF 为低 101: 强制为有效电平。强制 OC1REF 为高 110: PWM 模式 1 - 在向上计数时, 一旦 TIMx_CNT < TIMx_CCR1 时通道 1 为有效电平, 否则为无效电平; 在向下计数时, 一旦 TIMx_CNT > TIMx_CCR1 时通道 1 为无效电平 (OC1REF = 0), 否则为有效电平 (OC1REF = 1) 111: PWM 模式 2 - 在向上计数时, 一旦 TIMx_CNT < TIMx_CCR1 时通道 1 为无效电平, 否则为有效电平; 在向下计数时, 一旦 TIMx_CNT > TIMx_CCR1 时通道 1 为有效电平, 否则为无效电平 注 1: 一旦 LOCK 级别设为 3(TIMx_BDTR 寄存器中的 LOCK 位) 并且 CC1S = 00(该通道配置成输出) 则该位不能被修改。 注 2: 在 PWM 模式 1 或 PWM 模式 2 中, 只有当比较结果改变了或在输出比较模式中从冻结模式切换到 PWM 模式时, OC1REF 电平才改变。

Bit	Field	Type	Reset	Description
3	OC1PE	rw	000h	输出比较 1 预装载使能 (Output compare 1 preload enable) 0: 禁止 TIMx_CCR1 寄存器的预装载功能, 可随时写入 TIMx_CCR1 寄存器, 并且新写入的数值立即起作用 1: 开启 TIMx_CCR1 寄存器的预装载功能, 读写操作仅对预装载寄存器操作, TIMx_CCR1 的预装载值在更新事件到来时被加载至当前寄存器中 注 1: 一旦 LOCK 级别设为 3(TIMx_BDTR 寄存器中的 LOCK 位) 并且 CC1S = 00(该通道配置成输出) 则该位不能被修改。 注 2: 仅在单脉冲模式下 (TIMx_CR1 寄存器的 OPM = 1), 可以在未确认预装载寄存器情况下使用 PWM 模式, 否则其动作不确定。
2	OC1FE	rw	000h	输出比较 1 快速使能 (Output compare 1 fast enable) 该位用于加快 CC 输出对触发输入事件的响应。 0: 根据计数器与 CCR1 的值, CC1 正常操作, 即使触发器是打开的。当触发器的输入有一个有效沿时, 激活 CC1 输出的最小延时为 5 个时钟周期 1: 输入到触发器的有效沿的作用就象发生了一次比较匹配。因此, OC 被设置为比较电平而与比较结果无关。采样触发器的有效沿和 CC1 输出间的延时被缩短为 3 个时钟周期。OCFE 只在通道被配置成 PWM1 或 PWM2 模式时起作用
1: 0	CC1S[1: 0]	rw	000h	捕获/比较 1 选择 (Capture/Compare 1 selection) 这 2 位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC1 通道被配置为输出 01: CC1 通道被配置为输入, IC1 映射在 TI1 上 10: CC1 通道被配置为输入, IC1 映射在 TI2 上 11: CC1 通道被配置为输入, IC1 映射在 TRC 上, 此模式仅工作在内部触发器输入被选中时 (由 TIMx_SMCR 寄存器的 TS 位选择) 注: CC1S 仅在通道关闭时 (TIMx_CCER 寄存器的 CC1E = 0) 才是可写的。

输入捕获模式:

Bit	Field	Type	Reset	Description
15: 12	IC2F[3: 0]	rw	000h	输入捕获 2 滤波器 (Input capture 2 filter)
11: 10	IC2PSC[1: 0]	rw	000h	输入/捕获 2 预分频器 (Input capture 2 prescaler)

Bit	Field	Type	Reset	Description
9: 8	CC2S[1: 0]	rw	000h	捕获/比较 2 选择 (Capture/Compare 2 selection) 这 2 位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC2 通道被配置为输出 01: CC2 通道被配置为输入, IC2 映射在 TI2 上 10: CC2 通道被配置为输入, IC2 映射在 TI1 上 11: CC2 通道被配置为输入, IC2 映射在 TRC 上, 此模式仅工作在内部触发器输入被选中时 (由 TIMx_SMCR 寄存器的 TS 位选择) 注: CC2S 仅在通道关闭时 (TIMx_CCER 寄存器的 CC2E = 0) 才是可写的。
7: 4	IC1F[3: 0]	rw	000h	输入捕获 1 滤波器 (Input capture 1 filter) 这几位定义了 TI1 输入的采样频率及数字滤波器长度。数字滤波器由一个事件计数器组成, 它记录到 N 个事件后会产生一个输出的跳变: 0000: 无滤波器, 以 fDTS 采样 1000: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/8$, N = 6 0001: 采样频率 $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$, N = 2 1001: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/8$, N = 8 0010: 采样频率 $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$, N = 4 1010: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$, N = 5 0011: 采样频率 $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$, N = 8 1011: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$, N = 6 0100: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/2$, N = 6 1100: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$, N = 8 0101: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/2$, N = 8 1101: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$, N = 5 0110: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/4$, N = 6 1110: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$, N = 6 0111: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/4$, N = 8 1111: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$, N = 8
3: 2	IC1PSC[1: 0]	rw	000h	输入/捕获 1 预分频器 (Input capture 1 prescaler) 这 2 位定义了 CC1 输入 (IC1) 的预分频系数。 一旦 CC1E = 0 (TIMx_CCER 寄存器中), 则预分频器复位。 00: 无预分频器, 捕获输入口上检测到的每一个边沿都触发一次捕获 01: 每 2 个事件触发一次捕获 10: 每 4 个事件触发一次捕获 11: 每 8 个事件触发一次捕获

Bit	Field	Type	Reset	Description
1: 0	CC1S[1: 0]	rw	000h	捕获/比较 1 选择 (Capture/compare 1 selection) 这 2 位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC1 通道被配置为输出 01: CC1 通道被配置为输入, IC1 映射在 TI1 上 10: CC1 通道被配置为输入, IC1 映射在 TI2 上 11: CC1 通道被配置为输入, IC1 映射在 TRC 上, 此模式仅工作在内部触发器输入被选中时 (由 TIMx_SMCR 寄存器的 TS 位选择) 注: CC1S 仅在通道关闭时 (TIMx_CCER 寄存器的 CC1E = 0) 才是可写的。

13.4.8 捕捉/比较模式寄存器 2(TIMx_CCMR2)

起始地址: TIM1:0x40012C00,

地址偏移: 0x1C

复位值: 0x0000

参看以上 CCMR1 寄存器的描述。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
OC4 CE	OC4M				OC4 PE	OC4 FE	CC4S		OC3 CE	OC3M			OC3 PE	OC3 FE	CC3S	
IC4F					IC4PSC				IC3F				IC3PSC			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	

输出比较模式

Bit	Field	Type	Reset	Description
15	OC4CE	rw	000h	输出比较 4 清 0 使能 (Output compare 4 clear enable)
14: 12	OC4M[2: 0]	rw	000h	输出比较 4 模式 (Output compare 4 mode)
11	OC4PE	rw	000h	输出比较 4 预装载使能 (Output compare 4 preload enable)
10	OC4FE	rw	000h	输出比较 4 快速使能 (Output compare 4 fast enable)
9: 8	CC4S[1: 0]	rw	000h	捕获/比较 4 选择 (Capture/Compare 4 selection) 该 2 位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC4 通道被配置为输出 01: CC4 通道被配置为输入, IC4 映射在 TI4 上 10: CC4 通道被配置为输入, IC4 映射在 TI3 上 11: CC4 通道被配置为输入, IC4 映射在 TRC 上, 此模式仅工作在内部触发器输入被选中时 (由 TIMx_SMCR 寄存器的 TS 位选择) 注: CC4S 仅在通道关闭时 (TIMx_CCER 寄存器的 CC4E = 0) 才是可写的。
7	OC3CE	rw	000h	输出比较 3 清 '0' 使能 (Output compare 3 clear enable)

Bit	Field	Type	Reset	Description
6: 4	OC3M[2: 0]	rw	000h	输出比较 3 模式 (Output compare 3 mode)
3	OC3PE	rw	000h	输出比较 3 预装载使能 (Output compare 3 preload enable)
2	OC3FE	rw	000h	输出比较 3 快速使能 (Output compare 3 fast enable)
1: 0	CC3S[1: 0]	rw	000h	捕获/比较 3 选择 (Capture/Compare 3 selection) 这 2 位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC3 通道被配置为输出 01: CC3 通道被配置为输入, IC3 映射在 TI3 上 10: CC3 通道被配置为输入, IC3 映射在 TI4 上 11: CC3 通道被配置为输入, IC3 映射在 TRC 上, 此模式仅工作在内部触发器输入被选中时 (由 TIMx_SMCR 寄存器的 TS 位选择) 注: CC3S 仅在通道关闭时 (TIMx_CCER 寄存器的 CC3E = 0) 才是可写的。

输入捕获模式

Bit	Field	Type	Reset	Description
15: 12	IC4F[3: 0]	rw	000h	输入捕获 4 滤波器 (Input capture 4 filter)
11: 10	IC4PSC[1: 0]	rw	000h	输入/捕获 4 预分频器 (Input capture 4 prescaler)
9: 8	CC4S[1: 0]	rw	000h	捕获/比较 4 选择 (Capture/Compare 4 selection) 这 2 位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC4 通道被配置为输出 01: CC4 通道被配置为输入, IC4 映射在 TI4 上 10: CC4 通道被配置为输入, IC4 映射在 TI3 上 11: CC4 通道被配置为输入, IC4 映射在 TRC 上, 此模式仅工作在内部触发器输入被选中时 (由 TIMx_SMCR 寄存器的 TS 位选择) 注: CC4S 仅在通道关闭时 (TIMx_CCER 寄存器的 CC4E = 0) 才是可写的。
7: 4	IC3F[3: 0]	rw	000h	输入捕获 3 滤波器 (Input capture 3 filter)
3: 2	IC3PSC[1: 0]	rw	000h	输入/捕获 3 预分频器 (Input capture 3 prescaler)

Bit	Field	Type	Reset	Description
1: 0	CC3S[1: 0]	rw	000h	捕获/比较 3 选择 (Capture/compare 3 selection) 这 2 位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC3 通道被配置为输出 01: CC3 通道被配置为输入, IC3 映射在 TI3 上 10: CC3 通道被配置为输入, IC3 映射在 TI4 上 11: CC3 通道被配置为输入, IC3 映射在 TRC 上, 此模式仅工作在内部触发器输入被选中时 (由 TIMx_SMCR 寄存器的 TS 位选择) 注: CC3S 仅在通道关闭时 (TIMx_CCER 寄存器的 CC3E = 0) 才是可写的。

13.4.9 捕捉/比较使能寄存器 (TIMx_CCER)

起始地址: TIM1:0x40012C00,

地址偏移: 0x20

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	CC4P	CC4E	CC3 NP	CC3 NE	CC3P	CC3E	CC2 NP	CC2 NE	CC2P	CC2E	CC1 NP	CC1 NE	CC1P	CC1E	
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 14	保留		000h	保留, 读为 0
13	CC4P	rw	000h	输入/捕获 4 输出极性 (Capture/Compare 4 output polarity) 参考 CC1P 的描述。
12	CC4E	rw	000h	输入/捕获 4 输出使能 (Capture/Compare 4 output enable) 参考 CC1E 的描述。
11	CC3NP	rw	000h	输入/捕获 3 互补输出极性 (Capture/Compare 3 complementary output polarity) 参考 CC1NP 的描述。
10	CC3NE	rw	000h	输入/捕获 3 互补输出使能 (Capture/Compare 3 complementary output enable) 参考 CC1NE 的描述。
9	CC3P	rw	000h	输入/捕获 3 输出极性 (Capture/Compare 3 output polarity) 参考 CC1P 的描述。
8	CC3E	rw	000h	输入/捕获 3 输出使能 (Capture/Compare 3 output enable) 参考 CC1E 的描述。

Bit	Field	Type	Reset	Description
7	CC2NP	rw	000h	输入/捕获 2 互补输出极性 (Capture/Compare 2 complementary output polarity) 参考 CC1NP 的描述。
6	CC2NE	rw	000h	输入/捕获 2 互补输出使能 (Capture/Compare 2 complementary output enable) 参考 CC1NE 的描述。
5	CC2P	rw	000h	输入/捕获 2 输出极性 (Capture/Compare 2 output polarity) 参考 CC1P 的描述。
4	CC2E	rw	000h	输入/捕获 2 输出使能 (Capture/Compare 2 output enable) 参考 CC1E 的描述。
3	CC1NP	rw	000h	输入/捕获 1 互补输出极性 (Capture/Compare 1 complementary output polarity) 0: OC1N 高电平有效 1: OC1N 低电平有效 注: 一旦 LOCK 级别 (TIMx_BDTR 寄存器中的 LCCK 位) 设为 3 或 2 且 CC1S = 00(通道配置为输出) 则该位不能被修改。
2	CC1NE	rw	000h	输入/捕获 1 互补输出使能 (Capture/Compare 1 complementary output enable) 0: 关闭 - OC1N 禁止输出, 因此 OC1N 的输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1E 位的值 1: 开启 - OC1N 信号输出到对应的输出引脚, 其输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1E 位的值
1	CC1P	rw	000h	输入/捕获 1 输出极性 (Capture/Compare 1 output polarity) CC1 通道配置为输出: 0: OC1 高电平有效 1: OC1 低电平有效 CC1 通道配置为输入: 该位选择是 IC1 还是 IC1 的反相信号作为触发或捕获信号。 0: 不反相: 捕获发生在 IC1 的上升沿; 当用作外部触发器时, IC1 不反相 1: 反相: 捕获发生在 IC1 的下降沿; 当用作外部触发器时, IC1 反相 注: 一旦 LOCK 级别 (TIMx_BDTR 寄存器中的 LCCK 位) 设为 3 或 2, 则该位不能被修改。

Bit	Field	Type	Reset	Description
0	CC1E	rw	000h	输入/捕获 1 输出使能 (Capture/Compare 1 output enable) CC1 通道配置为输出： 0: 关闭 - OC1 禁止输出，因此 OC1 的输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位的值 1: 开启 - OC1 信号输出到对应的输出引脚，其输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位的值 CC1 通道配置为输入： 该位决定了计数器的值是否能捕获入 TIMx_CCR1 寄存器。 0: 捕获禁止 1: 捕获使能

表 56. 带刹车功能的互补输出通道 OCx 和 OCxN 的控制位

控制位					输出状态	
MOE 位	OSSI 位	OSSR 位	CCxE 位	CCxNE 位	OCx 输出状态	OCxN 输出状态
1	X	0	0	0	输出禁止 (与定时器断开) OCx = 0, OCx_EN = 0	输出禁止 (与定时器断开) OCxN = 0, OCxN_EN = 0
		0	0	1	输出禁止 (与定时器断开) OCx = 0, OCx_EN = 0	OCxREF + 极性, OCxN = OCxREF xor CCxNP, OCxN_EN = 1
		0	1	0	OCxREF + 极性, OCx = OCxREF xor CCxP, OCx_EN = 1	输出禁止 (与定时器断开) OCxN = 0, OCxN_EN = 0
		0	1	1	OCxREF + 极性 + 死区, OCx_EN = 1	OCxREF 反相 + 极性 + 死区, OCxN_EN = 1
		1	0	0	输出禁止 (与定时器断开) OCx = CCxP, OCx_EN = 0	输出禁止 (与定时器断开) OCxN = CCxNP, OCxN_EN = 0
		1	0	1	关闭状态 (输出使能且为无效电平) OCx = CCxP, OCx_EN = 1	OCxREF + 极性, OCxN = OCxREF xor CCxNP, OCxN_EN = 1
		1	1	0	OCxREF + 极性, OCx = OCxREF xor CCxP, OCx_EN = 1	关闭状态 (输出使能且为无效电平) OCxN = CCxNP, OCxN_EN = 1
		1	1	1	OCxREF + 极性 + 死区, OCx_EN = 1	OCxREF 反相 + 极性 + 死区, OCxN_EN = 1
	0		0	0	输出禁止 (与定时器断开) 异步地: OCx = CCxP, OCx_EN = 0, OCxN = CCxNP, OCxN_EN = 0;	
	0		0	1		
	0		1	0		

控制位					输出状态	
MOE 位	OSSI 位	OSSR 位	CCxE 位	CCxNE 位	OCx 输出状态	OCxN 输出状态
	0		1	1	若时钟存在：经过一个死区时间后 OCx = OISx , OCxN = OISxN, 假设 OISx 与 OISxN 并不都对应 OCx 和 OCxN 的有效电平。	
	1		0	0	关闭状态 (输出使能且为无效电平)	
	1		0	1	异步地：OCx = CCxP, OCx_EN = 1, OCxN = CCxNP, OCxN_EN = 1;	
	1		1	0		
	1		1	1	若时钟存在：经过一个死区时间后 OCx = OISx , OCxN = OISxN, 假设 OISx 与 OISxN 并不都对应 OCx 和 OCxN 的有效电平。	

1. 如果一个通道的 2 个输出都没有使用 (CCxE = CCxNE = 0)，那么 OISx, OISxN, CCxP 和 CCxNP 都必须清零。

注 1: 管脚连接到互补的 OCx 和 OCxN 通道的外部 I/O 管脚的状态，取决于 OCx 和 OCxN 通道状态和 GPIO 以及 AFIO 寄存器。

注 2: 如果 CCxE=0 且 CCxNE=0，输出禁止后 OCx 和 OCxN 为高阻。

13.4.10 计数器 (TIMx_CNT)

起始地址: TIM1:0x40012C00,

地址偏移: 0x24

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 0	CNT[15: 0]	rw	0000h	计数器的值 (Counter value)

13.4.11 预分频器 (TIMx_PSC)

起始地址: TIM1:0x40012C00,

地址偏移: 0x28

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 0	PSC[15: 0]	rw	0000h	预分频器的值 (Prescaler value) 计数器的时钟频率 (CK_CNT) 等于 $f_{CK_PSC} / (PSC[15: 0] + 1)$。 PSC 包含了每次当更新事件产生时，装入当前预分频器寄存器的值。更新事件包括计数器被 TIM_EGR 的 UG 位清 ‘0’ 或被工作在复位模式的从控制器清 ‘0’。

13.4.12 自动装载寄存器 (TIMx_ARR)

起始地址: TIM1:0x40012C00,

地址偏移: 0x2C

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 0	ARR[15: 0]	rw	0000h	自动重载的值 (Prescaler value) ARR 包含了将要装载入实际的自动重载寄存器的数值。 详细参考小节 13.3.1: 有关 ARR 的更新和动作。 当自动重载的值为空时，计数器不工作。

13.4.13 重复计数寄存器 (TIMx_RCR)

起始地址: TIM1:0x40012C00,

地址偏移: 0x30

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								REP							
								rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 8	保留		000h	保留，始终读为 0。

Bit	Field	Type	Reset	Description
7: 0	REP[7: 0]	rw	000h	重复计数器的值 (Repetition counter value) 开启了预装载功能后，这些位允许用户设置比较寄存器的更新速率 (即周期性地从预装载寄存器传输到当前寄存器)；如果允许产生更新中断，则会同时影响产生更新中断的速率。 每次向下计数器 REP_CNT 达到 0，会产生一个更新事件并且计数器 REP_CNT 重新从 REP 值开始计数。由于 REP_CNT 只有在周期更新事件 U_RC 发生时才重载 REP 值，因此对 TIMx_RCR 寄存器写入的新值只在下次周期更新事件发生时才起作用。 这意味着在 PWM 模式中，(REP+1) 对应着： - 在边沿对齐模式下，PWM 周期的数目 - 在中心对称模式下，PWM 半周期的数目

13.4.14 捕获/比较寄存器 1(TIMx_CCR1)

起始地址：TIM1:0x40012C00,

地址偏移：0x34

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR1[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 0	CCR1[15: 0]	rw	0000h	捕获/比较 1 的值 (Capture/Compare 1 value) 若 CC1 通道配置为输出： CCR1 包含了装入当前捕获/比较 1 寄存器的值 (预装载值)。 如果在 TIMx_CCMR1 寄存器 (OC1PE 位) 中未选择预装载功能，写入的数值会立即传输至当前寄存器中。否则只有当更新事件发生时，此预装载值才传输至当前捕获/比较 1 寄存器中。当前捕获/比较寄存器参与同计数器 TIMx_CNT 的比较，并在 OC1 端口上产生输出信号。 若 CC1 通道配置为输入： CCR1 包含了由上一次输入捕获 1 事件 (IC1) 传输的计数器值。

13.4.15 捕获/比较寄存器 2(TIMx_CCR2)

起始地址：TIM1:0x40012C00,

地址偏移：0x38

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR2[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 0	CCR2[15: 0]	rw	0000h	捕获/比较 2 的值 (Capture/Compare 2 value) 若 CC2 通道配置为输出: CCR2 包含了装入当前捕获/比较 2 寄存器的值 (预装载值)。 如果在 TIMx_CCMR2 寄存器 (OC2PE 位) 中未选择预装载特性, 写入的数值会立即传输至当前寄存器中。否则只有当更新事件发生时, 此预装载值才传输至当前捕获/比较 2 寄存器中。当前捕获/比较寄存器参与同计数器 TIMx_CNT 的比较, 并在 OC2 端口上产生输出信号。 若 CC2 通道配置为输入: CCR2 包含了由上一次输入捕获 2 事件 (IC2) 传输的计数器值。

13.4.16 捕获/比较寄存器 3(TIMx_CCR3)

起始地址: TIM1:0x40012C00,

地址偏移: 0x3C

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR3[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 0	CCR3[15: 0]	rw	0000h	捕获/比较 3 的值 (Capture/Compare 3 value) 若 CC3 通道配置为输出: CCR3 包含了装入当前捕获/比较 3 寄存器的值 (预装载值)。 如果在 TIMx_CCMR3 寄存器 (OC3PE 位) 中未选择预装载特性, 写入的数值会立即传输至当前寄存器中。否则只有当更新事件发生时, 此预装载值才传输至当前捕获/比较 3 寄存器中。当前捕获/比较寄存器参与同计数器 TIMx_CNT 的比较, 并在 OC3 端口上产生输出信号。 若 CC3 通道配置为输入: CCR3 包含了由上一次输入捕获 3 事件 (IC3) 传输的计数器值。

13.4.17 捕获/比较寄存器 4(TIMx_CCR4)

起始地址: TIM1:0x40012C00,

地址偏移: 0x40

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR4[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 0	CCR4[15: 0]	rw	0000h	捕获/比较 4 的值 (Capture/Compare 4 value) 若 CC4 通道配置为输出: CCR4 包含了装入当前捕获/比较 4 寄存器的值 (预装载值)。 如果在 TIMx_CCMR4 寄存器 (OC4PE 位) 中未选择预装载特性, 写入的数值会立即传输至当前寄存器中。否则只有当更新事件发生时, 此预装载值才传输至当前捕获/比较 4 寄存器中。当前捕获/比较寄存器参与同计数器 TIMx_CNT 的比较, 并在 OC4 端口上产生输出信号。 若 CC4 通道配置为输入: CCR4 包含了由上一次输入捕获 4 事件 (IC4) 传输的计数器值。

13.4.18 刹车和死区寄存器 (TIMx_BDTR)

起始地址: TIM1:0x40012C00,

地址偏移: 0x44

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOE	AOE	BKP	BKE	OSSR	OSSI	LOCK		DTG							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

注: 根据锁定设置, AOE、BKP、BKE、OSSI、OSSR 和 DTG[7: 0] 位均可被写保护, 有必要在第一次写入 TIMx_BDTR 寄存器时对它们进行配置。

Bit	Field	Type	Reset	Description
15	MOE	rw	0000h	主输出使能 (Main output enable) 一旦刹车输入有效, 该位被硬件异步清 ‘0’。根据 AOE 位的设置值, 该位可以由软件清 ‘0’ 或被自动置 ‘1’。它仅对配置为输出的通道有效。 0: 禁止 OC 和 OCN 输出或强制为空闲状态 1: 如果设置了相应的使能位 (TIMx_CCER 寄存器的 CCxE、CCxNE 位), 则开启 OC 和 OCN 输出 有关 OC/OCN 使能的细节, 参见小节 13.4.9, 捕获/比较使能寄存器 (TIMx_CCER)。
14	AOE	rw	0000h	自动输出使能 (Automatic output enable) 0: MOE 只能被软件置 ‘1’ 1: MOE 能被软件置 ‘1’ 或在下一个更新事件被自动置 1(如果刹车输入无效) 注: 一旦 LOCK 级别 (TIMx_BDTR 寄存器中的 LOCK 位) 设为 1, 则该位不能被修改。
13	BKP	rw	0000h	刹车输入极性 (Break polarity) 0: 刹车输入低电平有效 1: 刹车输入高电平有效 注: 一旦 LOCK 级别 (TIMx_BDTR 寄存器中的 LOCK 位) 设为 1, 则该位不能被修改。
12	BKE	rw	0000h	刹车功能使能 (Break enable) 0: 禁止刹车输入 (BRK 及 BRK_ACTH) 1: 开启刹车输入 (BRK 及 BRK_ACTH) 注: 一旦 LOCK 级别 (TIMx_BDTR 寄存器中的 LOCK 位) 设为 1, 则该位不能被修改。
11	OSSR	rw	0000h	运行模式下 ‘关闭状态’ 选择 (Off-state selection for Run mode) 该位用于当 MOE = 1 且通道为互补输出时。没有互补输出的定时器中不存在 OSSR 位。 参考 OC/OCN 使能的详细说明 (小节 13.4.9, 捕获/比较使能寄存器 (TIMx_CCER))。 0: 当定时器不工作时, 禁止 OC/OCN 输出 (OC/OCN 使能输出信号 = 0) 1: 当定时器不工作时, 一旦 CCxE = 1 或 CCxNE = 1, 首先开启 OC/OCN 并输出无效电平, 然后置 OC/OCN 使能输出信号 = 1 注: 一旦 LOCK 级别 (TIMx_BDTR 寄存器中的 LOCK 位) 设为 2, 则该位不能被修改。

Bit	Field	Type	Reset	Description
10	OSSI	rw	0000h	空闲模式下‘关闭状态’选择 (Off-state selection for Idle mode) 该位用于当 MOE = 0 且通道设为输出时。 参考 OC/OCN 使能的详细说明 (小节 13.4.9, 捕获/比较使能寄存器 (TIMx_CCER))。 0: 当定时器不工作时, 禁止 OC/OCN 输出 (OC/OCN 使能输出信号 = 0) 1: 当定时器不工作时, 一旦 CCxE = 1 或 CCxNE = 1, OC/OCN 首先输出其空闲电平, 然后 OC/OCN 使能输出信号 = 1 注: 一旦 LOCK 级别 (TIMx_BDTR 寄存器中的 LOCK 位) 设为 2, 则该位不能被修改。
9: 8	LOCK[1: 0]	rw	0000h	锁定设置 (Lock configuration) 该位为防止软件错误而提供写保护。 00: 锁定关闭, 寄存器无写保护 01: 锁定级别 1, 不能写入 TIMx_BDTR 寄存器的 DTG、BKE、BKP、AOE 位和 TIMx_CR2 寄存器的 OISx/OISxN 位 10: 锁定级别 2, 不能写入锁定级别 1 中的各位, 也不能写入 CC 极性位 (一旦相关通道通过 CCxS 位设为输出, CC 极性位是 TIMx_CCER 寄存器的 CCxP/CCNxP 位) 以及 OSSR/OSSI 位 11: 锁定级别 3, 不能写入锁定级别 2 中的各位, 也不能写入 CC 控制位 (一旦相关通道通过 CCxS 位设为输出, CC 控制位是 TIMx_CCMRx 寄存器的 OCxM/OCxPE 位) 注: 在系统复位后, 只能写一次 LOCK 位, 一旦写入 TIMx_BDTR 寄存器, 则其内容冻结直至复位。

Bit	Field	Type	Reset	Description
7: 0	DTG[7: 0]	rw	0000h	死区发生器设置 (Dead-time generator setup) 这些位定义了插入互补输出之间的死区持续时间。假设 DT 表示其持续时间: DTG[7: 5] = 0xx => DT = DTG[7: 0] × Tdtg, Tdtg = TDTS; DTG[7: 5] = 10x => DT =(64+DTG[5: 0])× Tdtg, Tdtg = 2 × TDTS; DTG[7: 5] = 110 => DT =(32+DTG[4: 0])× Tdtg, Tdtg = 8 × TDTS; DTG[7: 5] = 111 => DT =(32 + DTG[4: 0])× Tdtg, Tdtg = 16 × TDTS; 例: 若 TDTS = 125nS(8MHz), 可能的死区时间为: 0 到 15875nS, 若步长时间为 125nS 16uS 到 31750nS, 若步长时间为 250nS 32uS 到 63uS, 若步长时间为 1uS 64uS 到 126uS, 若步长时间为 2uS 注: 一旦 LOCK 级别 (TIMx_BDTR 寄存器中的 LOCK 位) 设为 1、2 或 3, 则不能修改这些位。

13.4.19 DMA 控制寄存器 (TIMx_DCR)

起始地址: TIM1:0x40012C00,

地址偏移: 0x48

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				DBL[4:0]					Reserved			DBA[4:0]			
				rw	rw	rw	rw	rw				rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 13	保留		000h	保留, 始终读为 0。

Bit	Field	Type	Reset	Description
12: 8	DBL[4: 0]	rw	000h	DMA 连续传送长度 (DMA burst length) 这些位定义了 DMA 在连续模式下的传送长度 (当对 TIMx_DMAR 寄存器进行读或写时, 定时器则进行一次连续传送), 即: 定义传输的次数, 传输可以是半字 (双字节) 或字节: 00000: 1 次传输 00001: 2 次传输 00010: 3 次传输..... 10001: 18 次传输 例: 我们考虑这样的传输: DBL = 7, DBA = TIM2_CR1 - 如果 DBL = 7, DBA = TIM2_CR1 表示待传输数据的地址, 那么传输的地址由下式给出: (TIMx_CR1 的地址)+ DBA +(DMA 索引), 其中 DMA 索引 = DBL 其中 (TIMx_CR1 的地址)+ DBA 再加上 7, 给出了将要写入或者读出数据的地址, 这样数据的传输将发生在从地址 (TIMx_CR1 的地址)+ DBA 开始的 7 个寄存器。根据 DMA 数据长度的设置, 可能发生以下情况: - 如果设置数据为半字 (16 位), 那么数据就会传输给全部 7 个寄存器。 - 如果设置数据为字节, 数据仍然会传输给全部 7 个寄存器: 第一个寄存器包含第一个 MSB 字节, 第二个寄存器包含第一个 LSB 字节, 以此类推。因此对于定时器, 用户必须指定由 DMA 传输的数据宽度。
7: 5	保留		000h	保留, 始终读为 0。
4: 0	DBA[4: 0]	rw	000h	DMA 基地址 (DMA base address) 这些位定义了 DMA 在连续模式下的基地址 (当对 TIMx_DMAR 寄存器进行读或写时), DBA 定义为从 TIMx_CR1 寄存器所在地址开始的偏移量: 00000: TIMx_CR1 00001: TIMx_CR2 00010: TIMx_SMCR

13.4.20 连续模式的 DMA 地址 (TIMx_DMAR)

起始地址: TIM1:0x40012C00,

地址偏移: 0x4C

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMAB[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 0	DMAB[15: 0]	rw	000h	DMA 连续传送寄存器 (DMA register for burst accesses) 对 TIMx_DMAR 寄存器的读或写会导致对以下地址所在寄存器的存取操作： TIMx_CR1 地址 + DBA + DMA 索引，其中：‘TIMx_CR1 地址’ 是控制寄存器 1(TIMx_CR1) 所在的地址； ‘DBA’ 是 TIMx_DCR 寄存器中定义的基地址； ‘DMA 索引’ 是由 DMA 自动控制的偏移量，它取决于 TIMx_DCR 寄存器中定义的 DBL。

14 16 位通用定时器 (TIMx16)

14.1 TIMx 简介

通用定时器是一个通过可编程预分频器驱动的 16 位自动装载计数器构成。它适用于多种场合，包括测量输入信号的脉冲长度 (输入捕获) 或者产生输出波形 (输出比较和 PWM)。


使用定时器预分频器和 RCC 时钟控制器预分频器，脉冲长度和波形周期可以在几个微秒到几个毫秒间调整。

TIMx 定时器是完全独立的，而且没有互相共享任何资源。它们可以一起同步操作。

14.2 TIMx 主要功能

通用 TIMx(TIM2TIM3TIM4) 定时器功能包括：

- 16 位向上、向下、向上/向下自动装载计数器
- 16 位可编程 (可以实时修改) 预分频器，计数器时钟频率的分频系数为 1 ~ 65536 之间的任意数值
- 4 个独立的通道
 - 输入捕获
 - 输出比较
 - PWM 生成 (边缘或中间对齐模式)
 - 单脉冲模式输出
- 使用外部信号控制定时器和定时器互连的同步电路
- 如下事件发生时产生中断/DMA：
 - 更新：计数器向上溢出/向下溢出，计数器初始化 (通过软件或者内部/外部触发)
 - 触发事件 (计数器启动、停止、初始化或者由内部/外部触发计数)
 - 输入捕获
 - 输出比较
- 支持针对定位的增量 (正交) 编码器和霍尔传感器电路
- 触发输入作为外部时钟或者按周期的电流管理



注： **REG** 根据控制位的设定，在U事件时传送预加载寄存器的内容至工作寄存器

U ↘ 事件

↗ 中断和DMA输出

123456

图 85. 通用定时器框图

14.3 TIMx 功能描述

14.3.1 时基单元

可编程通用定时器的主要部分是一个 16 计数器和与其相关的自动装载寄存器。这个计数器可以向上计数、向下计数或者向上向下双向计数。此计数器时钟由预分频器分频得到。

计数器、自动装载寄存器和预分频器寄存器可以由软件读写，在计数器运行时仍可以读写，时基单元包含：

- 计数器寄存器 (TIMx_CNT)
- 预分频器寄存器 (TIMx_PSC)
- 自动装载寄存器 (TIMx_ARR)

自动装载寄存器是预先装载的，写或读自动重载寄存器将访问预装载寄存器。根据在

TIMx_CR1 寄存器中的自动装载预装载使能位 (ARPE) 的设置, 预装载寄存器的内容被立即或在每次的更新事件 UEV 时传送到影子寄存器。当计数器达到溢出条件 (向下计数时的下溢条件) 并当 TIMx_CR1 寄存器中的 UDIS 位等于 0 时, 产生更新事件。更新事件也可以由软件产生。随后会详细描述每一种配置下更新事件的产生。

计数器由预分频器的时钟输出 CK_CNT 驱动, 仅当设置了计数器 TIMx_CR1 寄存器中的计数器使能位 (CEN) 时, CK_CNT 才有效。(有关计数器使能的细节, 请参见控制器的从模式描述)。

预分频器描述

预分频器可以将计数器的时钟频率按 1 ~ 65536 之间的任意值分频。它是基于一个 (在 TIMx_PSC 寄存器中的)16 位寄存器控制的 16 位计数器。因为这个控制寄存器带有缓冲器, 它能够在工作时被改变。新的预分频器的参数在下次更新事件到来时被采用。

下面两个图分别给出了在预分频器运行时, 更改计数器参数的例子。




图 86. 当预分频器的参数从 1 变到 2 时, 计数器的时序图




图 87. 当预分频器的参数从 1 变到 4 时，计数器的时序图

14.3.2 计数模式

向上计数模式

在向上计数模式中，计数器从 0 计数到自动加载值 (TIMx_ARR 计数器的内容)，然后重新从 0 开始计数并且产生一个计数器溢出事件。


每次计数器溢出时可以产生更新事件，在 TIMx_EGR 寄存器中设置 UG 位 (通过软件方式或者使用从模式控制器) 也同样可以产生一个更新事件。

设置 TIMx_CR1 寄存器中的 UDIS 位，可以禁止更新事件；这样可以避免在向预装载寄存器中写入新值时更新影子寄存器。在 UDIS 位被清 0 之前，将不产生更新事件。但是在应该产生更新事件时，计数器仍会被清 0，同时预分频器的计数也被清 0 (但预分频器的数值不变)。此外，如果设置了 TIMx_CR1 寄存器中的 URS 位 (选择更新请求)，设置 UG 位将产生一个更新事件 UEV，但硬件不设置 UIF 标志 (即不产生中断或 DMA 请求)。这是为了避免在捕获模式下清除计数器时，同时产生更新和捕获中断。

当发生一个更新事件时，所有的寄存器都被更新，硬件同时 (依据 URS 位) 设置更新标志位 (TIMx_SR 寄存器中的 UIF 位)。


- 预分频器的缓冲区被置入预装载寄存器的值 (TIMx_PSC 寄存器的内容)
- 自动装载影子寄存器被重新置入预装载寄存器的值 (TIMx_ARR)

下图给出一些例子，当 TIMx_ARR = 0x36 时计数器在不同时钟频率下的动作：




894901

图 88. 计数器时序图，内部时钟分频因子为 1




100720

图 89. 计数器时序图，内部时钟分频因子为 2




564964

图 90. 计数器时序图，内部时钟分频因子为 4



372226

图 91. 计数器时序图，内部时钟分频因子为 N



370803

图 92. 计数器时序图，当 ARPE = 0 时的更新事件 (TIMx_ARR 没有预装入)




图 93. 计数器时序图，当 ARPE = 1 时的更新事件 (预装入了 TIMx_ARR)

向下计数模式

在向下模式中，计数器从自动装入的值 (TIMx_ARR 计数器的值) 开始向下计数到 0，然后从自动装入的值重新开始并且产生一个计数器向下溢出事件。

每次计数器溢出时可以产生更新事件，在 TIMx_EGR 寄存器中设置 UG 位 (通过软件方式或者使用从模式控制器) 也同样可以产生一个更新事件。

设置 TIMx_CR1 寄存器的 UDIS 位可以禁止 UEV 事件。这样可以避免向预装载寄存器中写入新值时更新影子寄存器。因此 UDIS 位被清为 0 之前不会产生更新事件。然而，计数器仍会从当前自动加载值重新开始计数，同时预分频器的计数器重新从 0 开始 (但预分频器的速率不能被修改)。


此外，如果设置了 TIMx_CR1 寄存器中的 URS 位 (选择更新请求)，设置 UG 位将产生一个更新事件 UEV 但不设置 UIF 标志 (因此不产生中断和 DMA 请求)，这是为了避免在发生捕获事件并清除计数器时，同时产生更新和捕获中断。

当发生更新事件时，所有的寄存器都被更新，并且 (根据 URS 位的设置) 更新标志位 (TIMx_SR 寄存器中的 UIF 位) 也被设置。

- 预分频器的缓存器被置入预装载寄存器的值 (TIMx_PSC 寄存器的值)。
- 当前的自动加载寄存器被更新为预装载值 (TIMx_ARR 寄存器中的内容)。


注：自动装载在计数器重载入之前被更新，因此下一个周期将是预期的值。

以下是一些当 TIMx_ARR = 0x36 时，计数器在不同时钟频率下的操作实例：




721721

图 94. 计数器时序图，内部时钟分频因子为 1



819787

图 95. 计数器时序图，内部时钟分频因子为 2



213411

图 96. 计数器时序图，内部时钟分频因子为 4




图 97. 计数器时序图，内部时钟分频因子为 N




图 98. 计数器时序图，当没有使用重复计数器时的更新事件

中央对齐模式 (向上/向下计数)

在中央对齐模式，计数器从 0 开始计数到自动加载的值 (TIMx_ARR 寄存器)-1，产生一个计数器溢出事件，然后向下计数到 1 并且产生一个计数器下溢事件；然后再从 0 开始重新计数。

在这个模式，不能写入 TIMx_CR1 中的 DIR 方向位。它由硬件更新并指示当前的计数方向。更新事件可以产生在每次计数溢出和每次计数下溢；也可以通过 (软件或者使用从模式控制器) 设置 TIMx_EGR 寄存器中的 UG 位产生，此时，计数器重新从 0 开始计数，预分频器也重新从 0 开始计数。

设置 TIMx_CR1 寄存器中的 UDIS 位可以禁止 UEV 事件。这样可以避免在向预装载寄存器中写入新值时更新影子寄存器。因此 UDIS 位被清为 0 之前不会产生更新事件。然而，计数器仍会根据当前自动重加载的值，继续向上或向下计数。

此外，如果设置了 TIMx_CR1 寄存器中的 URS 位 (选择更新请求)，设置 UG 位将产生一个更新事件 UEV 但不设置 UIF 标志 (因此不产生中断和 DMA 请求)，这是为了避免在发生捕获事件并清除计数器时，同时产生更新和捕获中断。

当发生更新事件时，所有的寄存器都被更新，并且 (根据 URS 位的设置) 更新标志位 (TIMx_SR 寄存器中的 UIF 位) 也被设置。

- 预分频器的缓存器被加载为预装载 (TIMx_PSC 寄存器) 的值
- 当前的自动加载寄存器被更新为预装载值 (TIMx_ARR 寄存器中的内容)

注：如果因为计数器溢出而产生更新，自动重装载将在计数器重载入之前被更新，因此下一个周期将是预期的值 (计数器被装载为新的值)。

以下是一些计数器在不同时钟频率下的操作的例子：




图 99. 计数器时序图，内部时钟分频因子为 1，TIMx_ARR = 0x6






图 100. 计数器时序图，内部时钟分频因子为 2



注:这里使用了中心对齐模式 2或3, 计数器溢出时设置UIF

464735

图 101. 计数器时序图, 内部时钟分频因子为 4, TIMx_ARR = 0x36



220046

图 102. 计数器时序图, 内部时钟分频因子为 N




图 103. 计数器时序图, ARPE = 1 时的更新事件 (计数器下溢)




图 104. 计数器时序图, ARPE = 1 时的更新事件 (计数器溢出)

14.3.3 时钟选择

计数器时钟可由下列时钟源提供:

- 内部时钟 (CK_INT)
- 外部时钟模式 1: 外部输入脚 (Tlx)
- 外部时钟模式 2: 外部触发输入 (ETR)
- 内部触发输入 (ITRx): 使用一个定时器作为另一个定时器的预分频器, 如可以配置一个定时器 Timer1 作为另一个定时器 Timer2 的预分频器。

内部时钟源 (CK_INT)

如果禁止了从模式控制器 (SMS = 000), 则 CEN、DIR(TIMx_CR1 寄存器) 和 UG 位 (TIMx_

EGR 寄存器) 是事实上的控制位, 并且只能被软件修改 (UG 位仍被自动清除)。一旦 CEN 位被写成 1, 预分频器的时钟就由内部时钟 CK_INT 提供。

下图显示了控制电路和向上计数器在一般模式下, 不带预分频器时的操作。




图 105. 一般模式下的控制电路, 内部时钟分频因子为 1

外部时钟源模式 1

当 TIMx_SMCR 寄存器的 SMS = 111 时, 此模式被选中。计数器可以在选定输入端的每个上升沿或下降沿计数。




图 106. TI2 外部时钟连接例子

例如，要配置向上计数器在 T12 输入端的上升沿计数，使用下列步骤：

1. 配置 TIMx_CCMR1 寄存器 CC2S = 01，配置通道 2 检测 TI2 输入的上升沿
2. 配置 TIMx_CCMR1 寄存器的 IC2F[3: 0]，选择输入滤波器带宽 (如果不需要滤波器，保持 IC2F = 0000)
注：捕获预分频器不用作触发，所以不需要对它进行配置
3. 配置 TIMx_CCER 寄存器的 CC2P = 0，选定上升沿极性
4. 配置 TIMx_SMCR 寄存器的 SMS = 111，选择定时器外部时钟模式 1
5. 配置 TIMx_SMCR 寄存器中的 TS = 110，选定 TI2 作为触发输入源
6. 设置 TIMx_CR1 寄存器的 CEN = 1，启动计数器

当上升沿出现在 TI2，计数器计数一次，且 TIF 标志被设置。

在 TI2 的上升沿和计数器实际时钟之间的延时取决于在 TI2 输入端的重新同步电路。




图 107. 外部时钟模式 1 下的控制电路

外部时钟源模式 2

选定此模式的方法为：令 TIMx_SMCR 寄存器中的 ECE = 1 计数器能够在外部触发 ETR 的每一个上升沿或下降沿计数。下图是外部触发输入的总体框图：




图 108. 外部触发输入框图

例如，要配置在 ETR 下每 2 个上升沿计数一次的向上计数器，使用下列步骤：

1. 本例中不需要滤波器，置 TIMx_SMCR 寄存器中的 ETF[3: 0] = 0000
2. 设置预分频器，置 TIMx_SMCR 寄存器中的 ETPS[1: 0] = 01
3. 设置在 ETR 的上升沿检测，置 TIMx_SMCR 寄存器中的 ETP = 0

4. 开启外部时钟模式 2，置 TIMx_SMCR 寄存器中的 ECE = 1
5. 启动计数器，置 TIMx_CR1 寄存器中的 CEN = 1

计数器在每 2 个 ETR 上升沿计数一次。

在 ETR 的上升沿和计数器实际时钟之间的延时取决于在 ETRP 信号端的重新同步电路。





图 109. 外部时钟模式 2 下的控制电路

14.3.4 捕获/比较通道

每一个捕获/比较通道都是围绕着一个捕获/比较寄存器 (包含影子寄存器)，包括捕获的输入部分 (数字滤波、多路复用和预分频器)，和输出部分 (比较器和输出控制)。


下面几张图是一个捕获/比较通道概览。输入部分对相应的 **TIx** 输入信号采样，并产生一个滤波后的信号 **TIxF**。然后，一个带极性选择的边缘监测器产生一个信号 (**TIxFPx**)，它可以作为从模式控制器的输入触发或者作为捕获控制。该信号通过预分频进入捕获寄存器 (**ICxPS**)。



565511

图 110. 捕获/比较通道 (如: 通道 1 输入部分)

输出部分产生一个中间波形 OCxRef(高有效) 作为基准, 链的末端决定最终输出信号的极性。



903065

图 111. 捕获/比较通道 1 的主电路




图 112. 捕获/比较通道的输出部分 (通道 1)

捕获/比较模块由一个预装载寄存器和一个影子寄存器组成。读写过程仅操作预装载寄存器。在捕获模式下，捕获发生在影子寄存器上，然后再复制到预装载寄存器中。

在比较模式下，预装载寄存器的内容被复制到影子寄存器中，然后影子寄存器的内容和计数器进行比较。

14.3.5 输入捕获模式

在输入捕获模式下，当检测到 **ICx** 信号上相应的边沿后，计数器的当前值被锁存到捕获/比较寄存器 (**TIMx_CCRx**) 中。当捕获事件发生时，相应的 **CCxIF** 标志 (**TIMx_SR** 寄存器) 被置 1，如果开放了中断或者 DMA 操作，则将产生中断或者 DMA 操作。如果捕获事件发生时 **CCxIF** 标志已经为高，那么重复捕获标志 **CCxOF** (**TIMx_SR** 寄存器) 被置 1。写 **CCxIF = 0** 可清除 **CCxIF**，或读取存储在 **TIMx_CCRx** 寄存器中的捕获数据也可清除 **CCxIF**。写 **CCxOF = 0** 可清除 **CCxOF**。

以下例子说明如何在 **TI1** 输入的上升沿时捕获计数器的值到 **TIMx_CCR1** 寄存器中，步骤如下：

- 选择有效输入端：**TIMx_CCR1** 必须连接到 **TI1** 输入，所以写入 **TIMx_CCR1** 寄存器中的 **CC1S = 01**，一旦 **CC1S** 不为 **00** 时，通道被配置为输入，并且 **TM1_CCR1** 寄存器变为只读。
- 根据输入信号的特点，配置输入滤波器为所需的带宽（即输入为 **TIx** 时，输入滤波器控制位是 **TIMx_CCMRx** 寄存器中的 **ICxF** 位）。假设输入信号在最多 5 个时钟周期的时间内抖动，我们须配置滤波器的带宽长于 5 个时钟周期。因此我们可以（以 **fDTS** 频率）连续采样 8 次，以确认在 **TI1** 上一次真实的边沿变换，即在 **TIMx_CCMR1** 寄存器中写入 **IC1F = 0011**。
- 选择 **TI1** 通道的有效转换边沿，在 **TIMx_CCER** 寄存器中写入 **CC1P = 0**（上升沿）。
- 配置输入预分频器。在本例中，我们希望捕获发生在每一个有效的电平转换时刻，因此预分频器被禁止（写 **TIMx_CCMR1** 寄存器的 **IC1PS = 00**）。
- 设置 **TIMx_CCER** 寄存器的 **CC1E = 1**，允许捕获计数器的值到捕获寄存器中。
- 如果需要，通过设置 **TIMx_DIER** 寄存器中的 **CC1IE** 位允许相关中断请求，通过设置 **TIMx_DIER** 寄存器中的 **CC1DE** 位允许 DMA 请求。

当一个输入捕获时：

- 当产生有效的电平转换时，计数器的值被传送到 TIMx_CCR1 寄存器。
- CC1IF 标志被设置 (中断标志)。当发生至少 2 个连续的捕获时，而 CC1IF 未曾被清除。
- CC1OF 也被置 1。
- 如设置了 CC1IE 位，则会产生一个中断。
- 如设置了 CC1DE 位，则还会产生一个 DMA 请求。

为了处理捕获溢出，建议在读出捕获溢出标志之前读取数据，这是为了避免丢失在读出捕获溢出标志之后和读取数据之前可能产生的捕获溢出信息。

注：设置 TIMx_EGR 寄存器中相应的 CCxG 位，可以通过软件产生输入捕获中断和/或 DMA 请求。

14.3.6 PWM 输入模式

该模式是输入捕获模式的一个特例，除下列区别外，操作与输入捕获模式相同：

- 两个 ICx 信号被映射同一个 Tlx 输入
- 2 个 ICx 信号为边沿有效，但是极性相反
- 其中一个 TlxFP 信号被作为触发输入信号，而从模式控制器被配置成复位模式

例如，你需要测量输入到 TI1 上的 PWM 信号的长度 (TIMx_CCR1 寄存器) 和占空比

(TIMx_CCR2 寄存器)，具体步骤如下 (取决于 CK_INT 的频率和预分频器的值)

- 选择 TIMx_CCR1 的有效输入：置 TIMx_CCMR1 寄存器的 CC1S = 01(选择 TI1)
- 选择 TI1FP1 的有效极性 (用来捕获数据到 TIMx_CCR1 中和清除计数器)：置 CC1P = 0(上升沿有效)。
- 选择 TIMx_CCR2 的有效输入：置 TIMx_CCMR1 寄存器的 CC2S = 10(选择 TI1)。
- 选择 TI1FP2 的有效极性 (捕获数据到 TIMx_CCR2)：置 CC2P = 1(下降沿有效)。
- 选择有效的触发输入信号：置 TIMx_SMCR 寄存器中的 TS = 101(选择 TI1FP1)。
- 配置从模式控制器为复位模式：置 TIMx_SMCR 中的 SMS = 100。
- 使能捕获：置 TIMx_CCER 寄存器中 CC1E = 1 且 CC2E = 1。




图 113. 捕获/比较通道的输出部分 (通道 1)

由于只有 TI1FP1 和 TI2FP2 连到了从模式控制器。所以 PWM 输入模式只能使用 TIMx_CH1 / TIMx_CH2 信

号。

14.3.7 强制输出模式

在输出模式 (TIMx_CCMRx 寄存器中 CCxS = 00) 下, 输出比较信号 (OCxREF 和相应的 OCx) 能够直接由软件强置为有效或无效状态, 而不依赖于输出比较寄存器和计数器间的比较结果。

置 TIMx_CCMRx 寄存器中相应的 OCxM = 101, 即可强置输出比较信号 (OCxREF/OCx) 为有效状态。这样 OCxREF 被强置为高电平 (OCxREF 始终为高电平有效), 同时 OCx 得到 CCxP 极性位相反的值。例如: CCxP = 0 (OCx 高电平有效), 则 OCx 被强置为高电平。置 TIMx_CCMRx 寄存器中的 OCxM = 100, 可强置 OCxREF 信号为低。该模式下, 在 TIMx_CCRx 影子寄存器和计数器之间的比较仍然在进行, 相应的标志也会被修改。因此仍然会产生相应的中断和 DMA 请求。这将会在下面的输出比较模式一节中介绍。

14.3.8 输出比较模式

此项功能是用来控制一个输出波形或者指示何时一段给定的时间已经到时。

当计数器与捕获/比较寄存器的内容相同时, 输出比较功能做如下操作:

- 将输出比较模式 (TIMx_CCMRx 寄存器中的 OCxM 位) 和输出极性 (TIMx_CCER 寄存器中的 CCxP 位) 定义的值输出到对应的管脚上。在比较匹配时, 输出管脚可以保持它的电平 (OCxM = 000)、被设置成有效电平 (OCxM = 001)、被设置成无有效电平 (OCxM = 010) 或进行翻转 (OCxM = 011)。
- 设置中断状态寄存器中的标志位 (TIMx_SR 寄存器中的 CCxIF 位)。
- 若设置了相应的中断屏蔽 (TIMx_DIER 寄存器中的 CCxIE 位), 则产生一个中断。
- 若设置了相应的使能位 (TIMx_DIER 寄存器中的 CCxDE 位, TIMx_CR2 寄存器中的 CCDS 位选择 DMA 请求功能), 则产生一个 DMA 请求。

TIMx_CCMRx 中的 OCxPE 位选择 TIMx_CCRx 寄存器是否需要使用预装载寄存器。在输出比较模式下, 更新事件 UEV 对 OCxREF 和 OCx 输出没有影响。同步的精度可以达到计数器的一个计数周期。输出比较模式 (在单脉冲模式下) 也能用来输出一个单脉冲。

输出比较模式的配置步骤:

1. 选择计数器时钟 (内部, 外部, 预分频器)
2. 将相应的数据写入 TIMx_ARR 和 TIMx_CCRx 寄存器中
3. 如果要产生一个中断请求和/或一个 DMA 请求, 设置 CCxIE 位和/或 CCxDE 位
4. 选择输出模式, 例如: 必须设置 OCxM = '011'、OCxPE = '0'、CCxP = '0' 和 CCxE = '1', 当计数器 CNT 与 CCRx 匹配时翻转 OCx 的输出管脚, CCRx 预装载未用, 开启 OCx 输出且高电平有效
5. 设置 TIMx_CR1 寄存器的 CEN 位启动计数器

TIMx_CCRx 寄存器能够在任何时候通过软件进行更新以控制输出波形, 条件是未使用预装载寄存器 (OCxPE = '0', 否则 TIMx_CCRx 影子寄存器只能在发生下一次更新事件时被更新)。下图给出了一个例子。




图 114. 输出比较模式，翻转 OC1

14.3.9 PWM 模式

脉冲宽度调制模式可以产生一个由 TIMx_ARR 寄存器确定频率、由 TIMx_CCRx 寄存器确定占空比的信号。

在 TIMx_CCMRx 寄存器中的 OCxM 位写入 ‘110’ (PWM 模式 1) 或 ‘111’ (PWM 模式 2)，能够独立地设置每个 OCx 输出通道产生一路 PWM。必须设置 TIMx_CCMRx 寄存器 OCxPE 位以使能相应的预装载寄存器，最后还要设置 TIMx_CR1 寄存器的 ARPE 位使能自动重载的预装载寄存器 (在向上计数或中心对称模式中)。

因为仅当发生一个更新事件的时候，预装载寄存器才能被传送到影子寄存器，因此在计数器开始计数之前，必须通过设置 TIMx_EGR 寄存器中的 UG 位来初始化所有的寄存器。

OCx 的极性可以通过软件在 TIMx_CCER 寄存器中的 CCxP 位设置，它可以设置为高电平有效或低电平有效。TIMx_CCER 寄存器中的 CCxE 位控制 OCx 输出使能。详见 TIMx_CCERx 寄存器的描述。

在 PWM 模式 (模式 1 或模式 2) 下，TIMx_CNT 和 TIM1_CCRx 始终在进行比较，(依据计数器的计数方向) 以确定是否符合 $TIM1_CCRx \leq TIM1_CNT$ 或者 $TIM1_CNT \leq TIM1_CCRx$ 。然而为了与 OCREF_CLR 的功能 (在下一个 PWM 周期之前，ETR 信号上的一个外部事件能够清除 OCxREF) 一致，OCxREF 信号只能在下述条件下产生：

- 当比较的结果改变
- 当输出比较模式 (TIMx_CCMRx 寄存器中的 OCxM 位) 从 ‘冻结’ (无比较, OCxM = ‘000’) 切换到某个 PWM 模式 (OCxM = ‘110’ 或 ‘111’)

这样在运行中可以通过软件强置 PWM 输出。根据 TIMx_CR1 寄存器中 CMS 位的状态，定时器能够产生边沿对齐的 PWM 信号或中央对齐的 PWM 信号。

PWM 边沿对齐模式

向上计数配置

当 TIMx_CR1 寄存器中的 DIR 位为低的时候执行向上计数。

下面是一个 PWM 模式 1 的例子。当 $TIMx_CNT < TIMx_CCRx$ 时 PWM 信号参考 OCxREF 为高，否则为

低。如果 $TIMx_CCRx$ 中的比较值大于自动重装载值 ($TIMx_ARR$)，则 $OCxREF$ 保持为 ‘1’。如果比较值为 0，则 $OCxREF$ 保持为 ‘0’。下图为 $TIMx_ARR = 8$ 时边沿对齐的 PWM 波形实例。




图 115. 边沿对齐的 PWM 波形 (ARR = 8)

向下计数的配置

当 $TIMx_CR1$ 寄存器的 DIR 位为高时执行向下计数。

在 PWM 模式 1，当 $TIMx_CNT > TIMx_CCRx$ 时参考信号 $OCxREF$ 为低，否则为高。如果 $TIMx_CCRx$ 中的比较值大于 $TIMx_ARR$ 中的自动重装载值，则 $OCxREF$ 保持为 ‘1’。该模式下不能产生 0 % 的 PWM 波形。

PWM 中央对齐模式

当 $TIMx_CR1$ 寄存器中的 CMS 位不为 ‘00’ 时为中央对齐模式 (所有其他的配置对 $OCxREF$

/ OCx 信号都有相同的作用)。根据不同的 CMS 位的设置，比较标志可以在计数器向上计数时被置 1、在计数器向下计数时被置 1、或在计数器向上和向下计数时被置 1。 $TIMx_CR1$ 寄存器中的计数方向位 (DIR) 由硬件更新，不要用软件修改它。参看中央对齐模式章节。

下图给出了一些中央对齐的 PWM 波形的例子

- $TIMx_ARR = 8$
- PWM 模式 1
- $TIMx_CR1$ 寄存器中的 $CMS = 01$ ，在中央对齐模式 1 时，当计数器向下计数时设置比较标志




图 116. 中央对齐的 PWM 波形 (APR = 8)

使用中央对齐模式的提示：

- 进入中央对齐模式时,使用当前的上/下计数配置;这意味着计数器向上还是向下计数取决于 TIMx_CR1 寄存器中 DIR 位的当前值。此外,软件不能同时修改 DIR 和 CMS 位。
- 不推荐当运行在中央对齐模式时改写计数器,因为会产生不可预知的结果。特别地:
 - 如果写入计数器的值大于自动重加载的值 (TIMx_CNT > TIMx_ARR),则方向不会被更新。例如,如果计数器正在向上计数,它就会继续向上计数。
 - 如果将 0 或者 TIMx_ARR 的值写入计数器,方向被更新,但不产生更新事件 UEV
- 使用中央对齐模式最保险的方法,就是在启动计数器之前产生一个软件更新 (设置 TIMx_EGR 位中的 UG 位),不要在计数进行过程中修改计数器的值。

14.3.10 单脉冲模式

单脉冲模式 (OPM) 是前述众多模式的一个特例。这种模式允许计数器响应一个激励,并在一个程序可控的延时之后产生一个脉宽可程序控制的脉冲。

可以通过从模式控制器启动计数器,在输出比较模式或者 PWM 模式下产生波形。设置 TIMx_CR1 寄存器中的 OPM 位将选择单脉冲模式,这样可以让计数器自动地在产生下一个更新事件 UEV 时停止。

仅当比较值与计数器的初始值不同时,才能产生一个脉冲。启动之前 (当定时器正在等待触发),必须如下配置:

- 向上计数方式: $CNT < CCRx \leq ARR$ (特别地, $0 < CCRx$)
- 向下计数方式: $CNT > CCRx$




图 117. 单脉冲模式的例子

例如, 你需要在从 TI2 输入脚上检测到一个上升沿开始, 延迟 t_{DELAY} 之后, 在 OC1 上产生一个长度为 t_{PULSE} 的正脉冲。

假定 TI2FP2 作为触发 1:

- 置 TIMx_CCMR1 寄存器中的 CC2S = 01, 把 TI2FP2 映像到 TI2
- 置 TIMx_CCER 寄存器中的 CC2P = 0, 使 TI2FP2 能够检测上升沿
- 置 TIMx_SMCR 寄存器中的 TS = 110, TI2FP2 作为从模式控制器的触发 (TRGI)
- 置 TIMx_SMCR 寄存器中的 SMS = 110(触发模式), TI2FP2 被用来启动计数器

OPM 波形由写入比较寄存器的数值决定 (要考虑时钟频率和计数器预分频器)。

- t_{DELAY} 由写入 TIMx_CCR1 寄存器中的值定义。
- t_{PULSE} 由自动装载值和比较值之间的差值定义 ($TIMx_ARR - TIMx_CCR1$)。
- 假定当发生比较匹配时要产生从 0 到 1 的波形, 当计数器到达预装载值是要产生一个从 1 到 0 的波形; 首先要置 TIMx_CCMR1 寄存器的 OC1M = 111, 进入 PWM 模式 2; 根据需要有选择地使能预装载寄存器: 置 TIMx_CCMR1 中的 OC1PE = 1 和 TIMx_CR1 寄存器中的 ARPE; 然后在 TIMx_CCR1 寄存器中填写比较值, 在 TIMx_ARR 寄存器中填写自动装载值, 修改 UG 位来产生一个更新事件, 然后等待在 TI2 上的一个外部触发事件。本例中, CC1P = 0。

在这个例子中, TIMx_CR1 寄存器中的 DIR 和 CMS 位应该置低。

因为只需一个脉冲, 所以必须设置 TIMx_CR1 寄存器中的 OPM = 1, 在下一个更新事件 (当计数器从自动装载值翻转到 0) 时停止计数。

特殊情况：OCx 快速使能：

在单脉冲模式下，在 TIx 输入脚的边沿检测逻辑设置 **CEN** 位以启动计数器。然后计数器和比较值间的比较操作产生了输出的转换。但是这些操作需要一定的时钟周期，因此它限制了可得到的最小延时 t_{DELAY} 。

如果要以最小延时输出波形，可以设置 **TIMx_CCMRx** 寄存器中的 **OCxFE** 位；此时强制 **OCxREF**(和 **OCx**) 被强制响应激励而不再依赖比较的结果，输出的波形与比较匹配时的波形一样。**OCxFE** 只在通道配置为 **PWM1** 和 **PWM2** 模式时起作用。

14.3.11 在外部事件时清除 OCxREF 信号

对于一个给定的通道，在 **ETRF** 输入端设置 **TIMx_CCMRx** 寄存器中对应的 **OCxCE** 位为 ‘1’) 的高电平能够把 **OCxREF** 信号拉低，**OCxREF** 信号将保持为低直到发生下一次的更新事件 **UEV**。

该功能只能用于输出比较和 **PWM** 模式，而不能用于强置模式。

例如，**OCxREF** 信号可以连到一个外部输入。这时，**ETR** 必须配置如下：

- 外部触发预分频器必须处于关闭：TIMx_SMCR 寄存器中的 **ETPS[1:0] = 00**
- 必须禁止外部时钟模式 2：TIMx_SMCR 寄存器中的 **ECE = 0**
- 外部触发极性 (**ETP**) 和外部触发滤波器 (**ETF**) 可以根据需要配置

下图显示了当 **ETRF** 输入变为高时，对应不同 **OCxCE** 的值，**OCxREF** 信号的动作。在这个例子中，定时器 **TIMx** 被置于 **PWM** 模式。




图 118. 清除 TIMx 的 OCxREF

14.3.12 编码器接口模式

选择编码器接口模式的方法是：如果计数器只在 **TI2** 的边沿计数，则置 **TIMx_SMCR** 寄存器中的 **SMS = 001**；如果只在 **TI1** 边沿计数，则置 **SMS = 010**；如果计数器同时在 **TI1** 和 **TI2** 边沿计数，则置 **SMS = 011**。

通过设置 **TIMx_CCER** 寄存器中的 **CC1P** 和 **CC2P** 位，可以选择 **TI1** 和 **TI2** 极性；如果需要，还可以对输入滤波器编程。

两个输入 **TI1** 和 **TI2** 被用来作为增量编码器的接口。下表，假定计数器已经启动 (**TIMx_CR1** 寄存器中的 **CEN**

= 1)，则计数器由每次在 TI1FP1 或 TI2FP2 上的有效跳变驱动。TI1FP1 和 TI2FP2 是 TI1 和 TI2 在通过输入滤波器和极性控制后的信号；如果没有滤波和变相，则 TI1FP1 = TI1；如果没有滤波和变相，则 TI2FP2 = TI2。根据两个输入信号的跳变顺序，产生了计数脉冲和方向信号。依据两个输入信号的跳变顺序，计数器向上或向下计数，同时硬件对 TIMx_CR1 寄存器的 DIR 位进行相应的设置。不管计数器是依靠 TI1 计数、依靠 TI2 计数或者同时依靠 TI1 和 TI2 计数。在任一输入端 (TI1 或者 TI2) 的跳变都会重新计算 DIR 位。

编码器接口模式基本上相当于使用了一个带有方向选择的外部时钟。这意味着计数器只在 0 到 TIMx_ARR 寄存器的自动装载值之间连续计数 (根据方向，或是 0 到 ARR 计数，或是 ARR 到 0 计数)。所以在开始计数之前必须配置 TIMx_ARR；同样，捕获器、比较器、预分频器、触发输出特性等仍工作如常。

在这个模式下，计数器依照增量编码器的速度和方向被自动的修改，因此计数器的内容始终指示着编码器的位置。计数方向与相连的传感器旋转的方向对应。下表列出了所有可能的组合，假设 TI1 和 TI2 不同时变换。

表 57. 计数方向与编码器信号的关系

有效边沿	相对信号的电平 (TI1FP1 对应 TI2, TI2FP2 对应 TI1)	TI1FP1 信号		TI2FP2 信号	
		上升	下降	上升	下降
仅在 TI1 计数	高	向下计数	向上计数	不计数	不计数
	低	向上计数	向下计数	不计数	不计数
仅在 TI2 计数	高	不计数	不计数	向上计数	向下计数
	低	不计数	不计数	向下计数	向上计数
在 TI1 和 TI2 上计数	高	向下计数	向上计数	向上计数	向下计数
	低	向上计数	向下计数	向下计数	向上计数

一个外部的增量编码器可以直接与 MCU 连接而不需要外部接口逻辑。但是，一般使用比较器将编码器的差动输出转换到数字信号，这大大增加了抗噪声干扰能力。编码器输出的第三个信号表示机械零点，可以把它连接到一个外部中断输入并触发一个计数器复位。

下图是一个计数器操作的实例，显示了计数信号的产生和方向控制。它还显示了当选择了双边沿时，输入抖动是如何被抑制的；抖动可能会在传感器的位置靠近一个转换点时产生。在这个例子中，我们假定配置如下：

- C1S = '01' (TIMx_CCMR1 寄存器, IC1FP1 映射到 TI1)
- CC2S = '01' (TIMx_CCMR2 寄存器, IC2FP2 映射到 TI2)
- CC1P = '0' (TIMx_CCER 寄存器, IC1FP1 不反相, IC1FP1 = TI1)
- CC2P = '0' (TIMx_CCER 寄存器, IC2FP2 不反相, IC2FP2 = TI2)
- SMS = '011' (TIMx_SMCR 寄存器, 所有的输入均在上升沿和下降沿有效)
- CEN = '1' (TIMx_CR1 寄存器, 计数器使能)




图 119. 编码器模式下的计数器操作实例

下图为当 IC1FP1 极性反相时计数器的操作实例 (CC1P = '1', 其他配置与上例相同)




图 120. IC1FP1 反相的编码器接口模式实例

当定时器配置成编码器接口模式时，提供传感器当前位置的信息。使用第二个配置在捕获模式定时器测量两个编码器事件的间隔，可以获得动态的信息 (速度，加速度，减速度)。指示机械零点的编码器输出可被用做此目的。根据两个事件间的间隔，可以按照固定的时间读出计数器。如果可能的话，你可以把计数器的值锁存到第三个输入捕获寄存器 (捕获信号必须是周期的并且可以由另一个定时器产生)。它也可以通过一个由实时时钟产生的 DMA 请求来读取它的值。

14.3.13 定时器输入异或功能

TIMx_CR2 寄存器中的 TI1S 位，允许通道 1 的输入滤波器连接到一个异或门的输出端，异或门的 3 个输入端为 TIMx_CH1、TIMx_CH2 和 TIMx_CH3。

异或输出能够被用于所有定时器的输入功能，如触发或输入捕获。高级控制定时器章节给出了此特性用于连接霍尔传感器的例子。

14.3.14 定时器和外部触发的同步

TIMx 定时器能够在多种模式下和一个外部的触发同步：复位模式、门控模式和触发模式。

从模式：复位模式

在发生一个触发输入事件时，计数器和它的预分频器能够重新被初始化；同时，如果 TIMx_CR1 寄存器的 URS 位为低，还产生一个更新事件 UEV；然后所有的预装载寄存器 (TIMx_ARR，TIMx_CCRx) 都被更新了。

- 在以下的例子中，TI1 输入端的上升沿导致向上计数器被清零
- 配置通道 1 以检测 TI1 的上升沿。配置输入滤波器的带宽 (在本例中，不需要任何滤波器，因此保持 IC1F = 0000)。触发操作中不使用捕获预分频器，所以不需要配置。CC1S 位只选择输入捕获源，即 TIMx_CCMR1 寄存器中 CC1S = 01。置 TIMx_CCER 寄存器中 CC1P = 0 以确定极性 (只检测上升沿)
- 置 TIMx_SMCR 寄存器中 SMS = 100，配置定时器为复位模式；置 TIMx_SMCR 寄存器中 TS = 101，选择 TI1 作为输入源
- 置 TIMx_CR1 寄存器中 CEN = 1，启动计数器

计数器开始依据内部时钟计数，然后正常运转直到 TI1 出现一个上升沿；此时，计数器被清零然后从 0 重新开始计数。同时，触发标志 (TIMx_SR 寄存器中的 TIF 位) 被设置，根据 TIMx_DIER 寄存器中 TIE(中断使能) 位和 TDE(DMA 使能) 位的设置，产生一个中断请求或一个 DMA 请求。

下图显示当自动重装载寄存器 TIMx_ARR = 0x36 时的动作。在 TI1 上升沿和计数器的实际复位之间的延时取决于 TI1 输入端的重同步电路。




图 121. 复位模式下的控制电路

从模式：门控模式

计数器的使能依赖于选中的输入端的电平。

在如下的例子中，计数器只在 TI1 为低时向上计数：

- 配置通道 1 以检测 TI1 上的低电平。配置输入滤波器带宽 (本例中, 不需要滤波, 所以保持 IC1F = 0000)。触发操作中不使用捕获预分频器, 所以不需要配置。CC1S 位用于选择输入捕获源, 置 TIMx_CCMR1 寄存器中 CC1S = 01。置 TIMx_CCER 寄存器中 CC1P = 1 以确定极性 (只检测低电平)。
- 置 TIMx_SMCR 寄存器中 SMS = 101, 配置定时器为门控模式; 置 TIMx_SMCR 寄存器中 TS = 101, 选择 TI1 作为输入源。
- 置 TIMx_CR1 寄存器中 CEN = 1, 启动计数器。在门控模式下, 如果 CEN = 0, 则计数器不能启动, 不论触发输入电平如何。

只要 TI1 为低, 计数器开始依据内部时钟计数, 在 TI1 变高时停止计数。当计数器开始或停止时都设置 TIMx_SR 中的 TIF 标志。

TI1 上升沿和计数器实际停止之间的延时取决于 TI1 输入端的重同步电路。




图 122. 门控模式下的控制电路

从模式：触发模式

计数器的使能依赖于选中的输入端上的事件。

在下面的例子中, 计数器在 TI2 输入的上升沿开始向上计数:

- 配置通道 2 检测 TI2 的上升沿。配置输入滤波器带宽 (本例中, 不需要任何滤波器, 保持 IC2F = 0000)。触发操作中不使用捕获预分频器, 不需要配置。CC2S 位只用于选择输入捕获源, 置 TIMx_CCMR1 寄存器中 CC2S = 01。置 TIMx_CCER 寄存器中 CC1P = 1 以确定极性 (只检测低电平)。
- 置 TIMx_SMCR 寄存器中 SMS = 110, 配置定时器为触发模式; 置 TIMx_SMCR 寄存器中 TS = 110, 选择 TI2 作为输入源。

当 TI2 出现一个上升沿时, 计数器开始在内部时钟驱动下计数, 同时设置 TIF 标志。

TI2 上升沿和计数器启动计数之间的延时取决于 TI2 输入端的重同步电路。




图 123. 触发器模式下的控制电路

从模式：外部时钟模式 2 + 触发模式

外部时钟模式 2 可以与另一种从模式 (外部时钟模式 1 和编码器模式除外) 一起使用。这时, ETR 信号被用作外部时钟的输入, 在复位模式、门控模式或触发模式时可以选择另一个输入作为触发输入。不建议使用 TIMx_SMCR 寄存器的 TS 位选择 ETR 作为 TRGI。

在下面的例子中, 一旦在 TI1 上出现一个上升沿, 计数器即在 ETR 的每一个上升沿向上计数一次:

- 通过 TIMx_SMCR 寄存器配置外部触发输入电路:
 - ETF = 0000: 没有滤波
 - ETPS = 00: 不用预分频器
 - ETP = 0: 检测 ETR 的上升沿, 置 ECE = 1 使能外部时钟模式 2
- 按如下配置通道 1, 检测 TI 的上升沿:
 - IC1F = 0000: 没有滤波
 - 触发操作中不使用捕获预分频器, 不需要配置
 - 置 TIMx_CCMR1 寄存器中 CC1S = 01, 选择输入捕获源
 - 置 TIMx_CCER 寄存器中 CC1P = 0 以确定极性 (只检测上升沿)
- 置 TIMx_SMCR 寄存器中 SMS = 110, 配置定时器为触发模式。置 TIMx_SMCR 寄存器中 TS = 101, 选择 TI1 作为输入源。

当 TI1 上出现一个上升沿时, TIF 标志被设置, 计数器开始在 ETR 的上升沿计数。

ETR 信号的上升沿和计数器实际复位间的延时取决于 ETRP 输入端的重同步电路。




图 124. 外部时钟模式 2 + 触发模式下的控制电路

14.3.15 定时器同步

所有 TIMx 定时器在内部相连，用于定时器同步或链接。当一个定时器处于主模式时，它可以对另一个处于从模式的定时器的计数器进行复位、启动、停止或提供时钟等操作。

下图显示了触发选择和主模式选择模块的概况。

使用一个定时器作为另一个定时器的预分频器

如：可以配置定时器 1 作为定时器 2 的预分频器。参考下图。




图 125. 主/从定时器的例子

进行下述操作：

- 配置定时器 1 为主模式，它可以在每一个更新事件 UEV 时输出一个周期性的触发信号。在 TIM1_CR2 寄存器的 MMS = '010' 时，每当产生一个更新事件时在 TRGO1 上输出一个上升沿信号。
- 连接定时器 1 的 TRGO1 输出至定时器 2，设置 TIM2_SMCR 寄存器的 TS = '000'，配置定时器 2 为使用 ITR1 作为内部触发的从模式。
- 然后把从模式控制器置于外部时钟模式 1 (TIM2_SMCR 寄存器的 SMS = 111)；这样定时器 2 即可由定时器 1 周期性的上升沿 (即定时器 1 的计数器溢出) 信号驱动。
- 最后，必须设置相应 (TIMx_CR1 寄存器) 的 CEN 位分别启动两个定时器。

注：如果 OCx 已被选中为定时器 1 的触发输出 (MMS = 1xx)，它的上升沿用于驱动定时器 2 的计数器。

使用一个定时器使能另一个定时器

在这个例子中，定时器 2 的运行受由定时器 1 的输出比较控制。参考下图。只当定时器 1 的 OC1REF 为高时定时器 2 才对分频后的内部时钟计数。两个定时器的时钟频率都是由预分频器对 CK_INT 除以 $3(f_{CK_CNT} = f_{CK_INT}/3)$ 得到。

- 配置定时器 1 为主模式，送出它的输出比较参考信号 (OC1REF) 为触发输出 (TIM1_CR2 寄存器的 MMS = 100)
- 配置定时器 1 的 OC1REF 波形 (TIM1_CCMR1 寄存器)
- 配置定时器 2 从定时器 1 获得输入触发 (TIM2_SMCR 寄存器的 TS = 001)
- 配置定时器 2 为门控模式 (TIM2_SMCR 寄存器的 SMS = 101)
- 置 TIM2_CR1 寄存器的 CEN = 1 以使能定时器 2
- 置 TIM1_CR1 寄存器的 CEN = 1 以使能定时器 1

注：定时器 2 的时钟不与定时器 1 的时钟同步，这个模式只影响定时器 2 计数器的使能信号。




图 126. 定时器 1 的 OC1REF 控制定时器 2

在上图的例子中，在定时器 2 启动之前，它们的计数器和预分频器未被初始化，因此它们从当前的数值开始计数。可以在启动定时器 1 之前复位 2 个定时器，使它们从给定的数值开始，即在定时器计数器中写入需要的任意数值。写 TIMx_EGR 寄存器的 UG 位即可复位定时器。

在下一个例子中，需要同步定时器 1 和定时器 2。定时器 1 是主模式并从 0 开始，定时器 2 是从模式并从 0xE7 开始；2 个定时器的预分频器系数相同。写 0 到 TIM1_CR1 的 CEN 位将禁止定时器 1，定时器 2 随即停止。

- 配置定时器 1 为主模式，送出输出比较 1 参考信号 (OC1REF) 做为触发输出 (TIM1_CR2 寄存器的 MMS = 100)。

- 配置定时器 1 的 OC1REF 波形 (TIM1_CCMR1 寄存器)。
- 配置定时器 2 从定时器 1 获得输入触发 (TIM2_SMCR 寄存器的 TS = 000)
- 配置定时器 2 为门控模式 (TIM2_SMCR 寄存器的 SMS = 101)
- 置 TIM1_EGR 寄存器的 UG = 1，复位定时器 1。
- 置 TIM2_EGR 寄存器的 UG = 1，复位定时器 2。
- 写 0xE7 至定时器 2 的计数器 (TIM2_CNT)，初始化它为 0xE7。
- 置 TIM2_CR1 寄存器的 CEN = 1 以使能定时器 2。
- 置 TIM1_CR1 寄存器的 CEN = 1 以启动定时器 1。
- 置 TIM1_CR1 寄存器的 CEN = 0 以停止定时器 1。




图 127. 通过使能定时器 1 可以控制定时器 2

使用一个定时器去启动另一个定时器

在这个例子中，使用定时器 1 的更新事件使能定时器 2。参考下图。一旦定时器 1 产生更新事件，定时器 2 即从它当前的数值 (可以是非 0) 按照分频的内部时钟开始计数。在收到触发信号时，定时器 2 的 CEN 位被自动地置 1，同时计数器开始计数直到写 0 到 TIM2_CR1 寄存器的 CEN 位。两个定时器的时钟频率都是由预分频器对 CK_INT 除以 3 ($f_{CK_CNT} = f_{CK_INT}/3$)。

- 配置定时器 1 为主模式，送出它的更新事件 (UEV) 做为触发输出 (TIM1_CR2 寄存器的 MMS = 010)。
- 配置定时器 1 的周期 (TIM1_ARR 寄存器)。
- 配置定时器 2 从定时器 1 获得输入触发 (TIM2_SMCR 寄存器的 TS = 000)
- 配置定时器 2 为触发模式 (TIM2_SMCR 寄存器的 SMS = 110)
- 置 TIM1_CR1 寄存器的 CEN = 1 以启动定时器 1。




图 128. 使用定时器 1 的更新触发定时器 2

在上一个例子中，可以在启动计数之前初始化两个计数器。下图显示在与 0 相同配置情况下，使用触发模式而不是门控模式 (TIM2_SMCR 寄存器的 SMS = 110) 的动作。




图 129. 利用定时器 1 的使能触发定时器 2

使用一个额定定时器作为另一个的预分频器

这个例子使用定时器 1 作为定时器 2 的预分频器。配置如下：

- 配置定时器 1 为主模式，送出它的更新事件 UEV 作为触发输出 (TIM1_CR2 寄存器的 MMS = '010')。然后每次计数器溢出时输出一个周期信号。
- 配置定时器 1 的周期 (TIM1_ARR 寄存器)。
- 配置定时器 2 从定时器 1 获得输入触发 (TIM2_SMCR 寄存器的 TS = 000)
- 配置定时器 2 使用外部时钟模式 (TIM2_SMCR 寄存器的 SMS = 111)
- 置 TIM1_CR2 寄存器的 CEN = 1 以启动定时器 2
- 置 TIM1_CR1 寄存器的 CEN = 1 以启动定时器 1

使用一个外部触发同步地启动 2 个定时器

这个例子中当定时器 1 的 TI1 输入上升时使能定时器 1，使能定时器 1 的使能定时器 2。为保证计数器的对齐，定时器 1 必须配置为主/从模式（对应 TI1 为从，对应定时器 2 为主）：

- 配置定时器 1 为主模式，送出它的使能作为触发输出 (TIM1_CR2 寄存器的 MMS= ‘001’)
- 配置定时器 1 为从模式，从 TI1 获得输入触发 (TIM1_SMCR 寄存器的 TS = ‘100’)
- 配置定时器 1 为触发模式 (TIM1_SMCR 寄存器的 SMS= ‘110’)
- 配置定时器 2 从定时器 1 获得输入触发 (TIM2_SMCR 寄存器的 TS = 000)
- 配置定时器 2 为触发模式 (TIM2_SMCR 寄存器的 SMS = 110)

当定时器 1 的 TI1 上出现一个上升沿时，两个定时器同步地按照内部时钟开始计数，两个 TIF 标志也同时被设置。

注：在这个例子中，在启动之前两个定时器都被初始化（设置相应的 UG 位），两个计数器都从 0 开始，但可以通过写入任意一个计数器寄存器 (TIMx_CNT) 在定时器间插入一个偏移。下图中能看主/从模式下在定时器 1 的 CNT_EN 和 CK_PSC 之间有个延迟。




图 130. 使用定时器 1 的 TI1 输入触发定时器 1 和定时器 2

14.3.16 调试模式

当微控制器进入调试模式 (CPU 核心停止)，根据 DBG 模块中 DBG_TIMx_STOP 的设置，TIMx 计数器或者继续正常操作，或者停止。详见调试模块章节。

14.4 TIMx 寄存器描述

可以用半字 (16 位) 或字 (32 位) 的方式操作这些外设寄存器。

表 58. TIMx 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	TIMx_CR1	控制寄存器 1	0x00000000	小节 14.4.1

Offset	Acronym	Register Name	Reset	Section
0x04	TIMx_CR2	控制寄存器 2	0x00000000	小节 14.4.2
0x08	TIMx_SMCR	从模式控制寄存器	0x00000000	小节 14.4.3
0x0C	TIMx_DIER	DMA/中断使能寄存器	0x00000000	小节 14.4.4
0x10	TIMx_SR	状态寄存器	0x00000000	小节 14.4.5
0x14	TIMx_EGR	事件产生寄存器	0x00000000	小节 14.4.6
0x18	TIMx_CCMR1	捕获/比较模式寄存器 1	0x00000000	小节 14.4.7
0x1C	TIMx_CCMR2	捕获/比较模式寄存器 2	0x00000000	小节 14.4.8
0x20	TIMx_CCER	捕获/比较使能寄存器	0x00000000	小节 14.4.9
0x24	TIMx_CNT	计数器	0x00000000	小节 14.4.10
0x28	TIMx_PSC	预分频器	0x00000000	小节 14.4.11
0x2C	TIMx_ARR	自动装载寄存器	0x00000000	小节 14.4.12
0x34	TIMx_CCR1	捕获/比较寄存器 1	0x00000000	小节 14.4.13
0x38	TIMx_CCR2	捕获/比较寄存器 2	0x00000000	小节 14.4.14
0x3C	TIMx_CCR3	捕获/比较寄存器 3	0x00000000	小节 14.4.15
0x40	TIMx_CCR4	捕获/比较寄存器 4	0x00000000	小节 14.4.16
0x48	TIMx_DCR	DMA 控制寄存器	0x00000000	小节 14.4.17
0x4C	TIMx_DMAR	连续模式的 DMA 地址	0x00000000	小节 14.4.18

14.4.1 控制寄存器 1(TIMx_CR1)

起始地址: TIM3:0x40000400, TIM4:0x40000800

地址偏移: 0x00

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						CKD	ARPE	CMS	DIR	OPM	URS	UDIS	CEN		
						rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 10	Reserved		000h	保留, 读为 0
9: 8	CKD[1: 0]	rw	000h	时钟分频因子 (Clock division) 这 2 位定义在定时器时钟 (CK_INT) 频率、死区时间和由死区发生器与数字滤波器 (ETR, Tlx) 所用的采样时钟之间的分频比例。 00: $t_{DTS} = t_{CK_INT}$ 01: $t_{DTS} = 2 \times t_{CK_INT}$ 10: $t_{DTS} = 4 \times t_{CK_INT}$ 11: 保留, 不要使用这个配置

Bit	Field	Type	Reset	Description
7	ARPE	rw	000h	自动重装载预装载允许位 (Auto-reload preload enable) 0: TIMx_ARR 寄存器没有缓冲 1: TIMx_ARR 寄存器被装入缓冲器
6: 5	CMS[1: 0]	rw	000h	选择中央对齐模式 (Center-aligned mode selection) 00: 边沿对齐模式。计数器依据方向位 (DIR) 向上或向下计数 01: 中央对齐模式 1。计数器交替地向上和向下计数。配置为输出的通道 (TIMx_CCMRx 寄存器中 CCxS = 00) 的输出比较中断标志位, 只在计数器向下计数时被设置 10: 中央对齐模式 2。计数器交替地向上和向下计数。计数器交替地向上和向下计数。配置为输出的通道 (TIMx_CCMRx 寄存器中 CCxS = 00) 的输出比较中断标志位, 只在计数器向上计数时被设置 11: 中央对齐模式 3。计数器交替地向上和向下计数。计数器交替地向上和向下计数。配置为输出的通道 (TIMx_CCMRx 寄存器中 CCxS = 00) 的输出比较中断标志位, 在计数器向上和向下计数时均被设置 注: 在计数器开启时 (CEN = 1), 不允许从边沿对齐模式转换到中央对齐模式。
4	DIR	rw	000h	方向 (Direction) 0: 计数器向上计数 1: 计数器向下计数 注: 当计数器配置为中央对齐模式或编码器模式时, 该位为只读。
3	OPM	rw	000h	单脉冲模式 (One pulse mode) 0: 在发生更新事件时, 计数器不停止 1: 在发生下一次更新事件 (清除 CEN 位) 时, 计数器停止
2	URS	rw	000h	更新请求源 (Update request source) 软件通过该位选择 UEV 事件的源。 0: 如果允许产生更新中断或 DMA 请求, 则下述任一事件产生一个更新中断或 DMA 请求: - 计数器溢出/下溢 - 设置 UG 位 - 从模式控制器产生的更新 1: 如果允许产生更新中断或 DMA 请求, 则只有计数器溢出/下溢才产生一个更新中断或 DMA 请求

Bit	Field	Type	Reset	Description
1	UDIS	rw	000h	禁止更新 (Update disable) 软件通过该位允许/禁止 UEV 事件的产生 0: 允许 UEV。更新 (UEV) 事件由下述任一事件产生: - 计数器溢出/下溢 - 设置 UG 位 - 从模式控制器产生的更新被缓存的寄存器被装入它们的预装载值。 1: 禁止 UEV。不产生更新事件, 影子寄存器 (ARR、PSC、CCR_x) 保持它们的值。如果设置了 UG 位或从模式控制器发出了一个硬件复位, 则计数器和预分频器被重新初始化
0	CEN	rw	000h	允许计数器 (Counter enable) 0: 禁止计数器 1: 使能计数器。 注: 在软件设置了 CEN 位后, 外部时钟、门控模式和编码器模式才能工作。触发模式可以自动地通过硬件设置 CEN 位。

14.4.2 控制寄存器 2(TIMx_CR2)

起始地址: TIM3:0x40000400, TIM4:0x40000800

地址偏移: 0x04

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TI1S	MMS			CCDS	Reserved		
								rw	rw	rw	rw	rw			

Bit	Field	Type	Reset	Description
15: 8	Reserved		000h	保留, 读为 0
7	TI1S	rw	000h	TI1 选择 (TI1 selection) 0: TIMx_CH1 管脚连到 TI1 输入 1: TIMx_CH1、TIMx_CH2 和 TIMx_CH3 管脚经异或后连到 TI1 输入

Bit	Field	Type	Reset	Description
6: 4	MMS[2: 0]	rw	000h	主模式选择 (Master mode selection) 这两位用于选择在主模式下送到从定时器的同步信息 (TRGO)。可能的组合如下: 000: 复位-TIMx_EGR 寄存器的 UG 位被用于作为触发输出 (TRGO)。如果触发输入 (从模式控制器处于复位模式) 产生复位, 则 TRGO 上的信号相对实际的复位会有一个延迟。 001: 使能-计数器使能信号 CNT_EN 被用于作为触发输出 (TRGO)。有时需要在同一时间启动多个定时器或控制在一段时间内使能从定时器。计数器使能信号是通过 CEN 控制位和门控模式下的触发输入信号的逻辑或产生。当计数器使能信号受控于触发输入时, TRGO 上会有一个延迟, 除非选择了主/从模式 (见 TIMx_SMCR 寄存器中 MSM 位的描述)。 010: 更新-更新事件被选为触发输入 (TRGO)。例如, 一个主定时器的时钟可以被用作一个从定时器的预分频器。 011: 比较脉冲-一旦发生一次捕获或一次比较成功时, 当要设置 CC1IF 标志时 (即使它已经为高), 触发输出送出一个正脉冲 (TRGO)。 100: 比较-OC1REF 信号被用于作为触发输出 (TRGO) 101: 比较-OC2REF 信号被用于作为触发输出 (TRGO) 110: 比较-OC3REF 信号被用于作为触发输出 (TRGO) 111: 比较-OC4REF 信号被用于作为触发输出 (TRGO)
3	CCDS	rw	000h	捕获/比较的 DMA 选择 (Capture/compare DMA selection) 0: 当发生 CCx 事件时, 送出 CCx 的 DMA 请求 1: 当发生更新事件时, 送出 CCx 的 DMA 请求
2: 0	Resvered		000h	保留, 读为 0

14.4.3 从模式控制寄存器 (TIMx_SMCR)

起始地址: TIM3:0x40000400, TIM4:0x40000800

地址偏移: 0x08

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETP	ECE	ETPS			ETF			MSM		TS		Res.		SMS	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		rw	rw	rw

Bit	Field	Type	Reset	Description
15	ETP	rw	000h	外部触发极性 (External trigger polarity) 该位选择是用 ETR 还是 ETR 的反相来作为触发操作。 0: ETR 不反相, 高电平或上升沿有效 1: ETR 被反相, 低电平或下降沿有效
14	ECE	rw	000h	外部时钟使能位 (External clock enable) 该位启用外部时钟模式 2。 0: 禁止外部时钟模式 2 1: 使能外部时钟模式 2, 计数器由 ETRF 信号上的任意有效上升沿驱动 注 1: 设置 ECE 位与选择外部时钟模式 1 并将 TRGI 连到 ETRF(SMS = 111 和 TS = 111) 具有相同功效。 注 2: 下述从模式可以与外部时钟模式 2 同时使用: 复位模式, 门控模式和触发模式; 但是, 这时 TRGI 不能连到 ETRF(TS 位不能是 111)。 注 3: 外部时钟模式 1 和外部时钟模式 2 同时被使能时, 外部时钟的输入是 ETRF。
13: 12	ETPS[1: 0]	rw	000h	外部触发预分频 (External trigger prescaler) 外部触发信号 ETRP 的频率必须最多是 TIMxCLK 频率的 1/4。当输入较快的外部时钟时, 可以使用预分频降低 ETRP 的频率。 00: 关闭预分频 01: ETRP 频率除以 2 10: ETRP 频率除以 4 11: ETRP 频率除以 8

Bit	Field	Type	Reset	Description
11: 8	ETF[3: 0]	rw	000h	外部触发滤波 (External trigger filter) 这些位定义了对 ETRP 信号采样的频率和对 ETRP 数字滤波的带宽。实际上, 数字滤波器是一个事件计数器, 它记录到 N 个事件后会产生一个输出的跳变。 0000: 无滤波器, 以 f_{DTS} 采样 0001: 采样频率 $f_{SAMPLING}=f_{CK_INT}$, $N = 2$ 0010: 采样频率 $f_{SAMPLING}=f_{CK_INT}$, $N = 4$ 0011: 采样频率 $f_{SAMPLING}=f_{CK_INT}$, $N = 8$ 0100: 采样频率 $f_{SAMPLING}=f_{DTS}/2$, $N = 6$ 0101: 采样频率 $f_{SAMPLING}=f_{DTS}/2$, $N = 8$ 0110: 采样频率 $f_{SAMPLING}=f_{DTS}/4$, $N = 6$ 0111: 采样频率 $f_{SAMPLING}=f_{DTS}/4$, $N = 8$ 1000: 采样频率 $f_{SAMPLING}=f_{DTS}/8$, $N = 6$ 1001: 采样频率 $f_{SAMPLING}=f_{DTS}/8$, $N = 8$ 1010: 采样频率 $f_{SAMPLING}=f_{DTS}/16$, $N = 5$ 1011: 采样频率 $f_{SAMPLING}=f_{DTS}/16$, $N = 6$ 1100: 采样频率 $f_{SAMPLING}=f_{DTS}/16$, $N = 8$ 1101: 采样频率 $f_{SAMPLING}=f_{DTS}/32$, $N = 5$ 1110: 采样频率 $f_{SAMPLING}=f_{DTS}/32$, $N = 6$ 1111: 采样频率 $f_{SAMPLING}=f_{DTS}/32$, $N = 8$
7	MSM	rw	000h	主/从模式 (Master/slave mode) 0: 无作用 1: 触发输入 (TRGI) 上的事件被延迟了, 以允许在当前定时器 (通过 TRGO) 与它的从定时器间的完美同步, 这对要求把几个定时器同步到一个单一的外部事件时是非常有用的
6: 4	TS[2: 0]	rw	000h	触发选择 (Trigger selection) 这 3 位选择用于同步计数器的触发输入。 000: 内部触发 0(ITR0) 001: 内部触发 1(ITR1) 010: 内部触发 2(ITR2) 011: 内部触发 3(ITR3) 100: TI1 的边沿检测器 (TI1F_ED) 101: 滤波后的定时器输入 1(TI1FP1) 110: 滤波后的定时器输入 2(TI2FP2) 111: 外部触发输入 (ETRF) 更多有关 ITRx 的细节, 参见下表。 注: 这些位只能在未用到 (如 SMS = 000) 时被改变, 以避免在改变时产生错误的边沿检测。
3	Resvered		000h	保留, 读为 0

Bit	Field	Type	Reset	Description
2: 0	SMS	rw	000h	从模式选择 (Slave mode selection) 当选择了外部信号, 触发信号 (TRGI) 的有效边沿与选中的外部输入极性相关 (见输入控制寄存器和控制寄存器的说明) 000: 关闭从模式 - 如果 CEN = 1, 则预分频器直接由内部时钟驱动。 001: 编码器模式 1 - 根据 TI1FP1 的电平, 计数器在 TI2FP2 的边沿向上/下计数。 010: 编码器模式 2 - 根据 TI2FP2 的电平, 计数器在 TI1FP1 的边沿向上/下计数。 011: 编码器模式 3 - 根据另一个输入的电平, 计数器在 TI1FP1 和 TI2FP2 的边沿向上/下计数。 100: 复位模式 - 选中的触发输入 (TRGI) 的上升沿重新初始化计数器, 并且产生一个更新寄存器的信号。 101: 门控模式 - 当触发输入 (TRGI) 为高时, 计数器的时钟开启。一旦触发输入变为低, 则计数器停止 (但不复位)。计数器的启动和停止都是受控的。 110: 触发模式 - 计数器在触发输入 TRGI 的上升沿启动 (但不复位), 只有计数器的启动是受控的。 111: 外部时钟模式 1 - 选中的触发输入 (TRGI) 的上升沿驱动计数器。 注: 如果 TI1F_EN 被选为触发输入 (TS = 100) 时, 不要使用门控模式。这是因为, TI1F_ED 在每次 TI1F 变化时输出一个脉冲, 然而门控模式是要检查触发输入的电平。

表 59. TIMx 内部触发连接

从定时器	ITR0(TS = 000)	ITR1(TS = 001)	ITR2(TS = 010)	ITR3(TS = 011)
TIM2	TIM1	无	TIM3	TIM4
TIM3	TIM1	TIM2	无	TIM4
TIM4	TIM1	TIM2	TIM3	无

14.4.4 DMA/中断使能寄存器 (TIMx_DIER)

起始地址: TIM3:0x40000400, TIM4:0x40000800

地址偏移: 0x0C

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	TDE	Res.	CC4DE	CC3DE	CC2DE	CC1DE	UDE	Res.	TIE	Res.	CC4IE	CC3IE	CC2IE	CC1IE	UIE
	rw		rw	rw	rw	rw	rw		rw		rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15	Resvered		000h	保留, 读为 0
14	TDE	rw	000h	允许触发 DMA 请求 (Trigger DMA request enable) 0: 禁止触发 DMA 请求 1: 允许触发 DMA 请求
13	Resvered		000h	保留, 读为 0
12	CC4DE	rw	000h	允许捕获/比较 4 的 DMA 请求 (Capture/Compare 4 DMA request enable) 0: 禁止捕获/比较 4 的 DMA 请求 1: 允许捕获/比较 4 的 DMA 请求
11	CC3DE	rw	000h	允许捕获/比较 3 的 DMA 请求 (Capture/Compare 3 DMA request enable) 0: 禁止捕获/比较 3 的 DMA 请求 1: 允许捕获/比较 3 的 DMA 请求
10	CC2DE	rw	000h	允许捕获/比较 2 的 DMA 请求 (Capture/Compare 2 DMA request enable) 0: 禁止捕获/比较 2 的 DMA 请求 1: 允许捕获/比较 2 的 DMA 请求
9	CC1DE	rw	000h	允许捕获/比较 1 的 DMA 请求 (Capture/Compare 1 DMA request enable) 0: 禁止捕获/比较 1 的 DMA 请求 1: 允许捕获/比较 1 的 DMA 请求
8	UDE	rw	000h	允许更新的 DMA 请求 (Update DMA request enable) 0: 禁止更新的 DMA 请求 1: 允许更新的 DMA 请求
7	Resvered		000h	保留, 读为 0
6	TIE	rw	000h	触发中断使能 (Trigger interrupt enable) 0: 禁止触发中断 1: 使能触发中断
5	Resvered		000h	保留, 读为 0
4	CC4IE	rw	000h	允许捕获/比较 4 中断 (Capture/Compare 4 interrupt enable) 0: 禁止捕获/比较 4 中断 1: 允许捕获/比较 4 中断
3	CC3IE	rw	000h	允许捕获/比较 3 中断 (Capture/Compare 3 interrupt enable) 0: 禁止捕获/比较 3 中断 1: 允许捕获/比较 3 中断
2	CC2IE	rw	000h	允许捕获/比较 2 中断 (Capture/Compare 2 interrupt enable) 0: 禁止捕获/比较 2 中断 1: 允许捕获/比较 2 中断

Bit	Field	Type	Reset	Description
1	CC1IE	rw	000h	允许捕获/比较 1 中断 (Capture/Compare 1 interrupt enable) 0: 禁止捕获/比较 1 中断 1: 允许捕获/比较 1 中断
0	UIE	rw	000h	允许更新中断 (Update interrupt enable) 0: 禁止更新中断 1: 允许更新中断

14.4.5 状态寄存器 (TIMx_SR)

起始地址: TIM3:0x40000400, TIM4:0x40000800

地址偏移: 0x10

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	CC4OF	CC3OF	CC2OF	CC1OF	Res.	TIF	Res.	CC4IF	CC3IF	CC2IF	CC1IF	UIE			
	rc_w0	rc_w0	rc_w0	rc_w0		rc_w0		rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0		

Bit	Field	Type	Reset	Description
15: 13	Resvered		000h	保留, 读为 0
12	CC4OF	rc_w0	000h	捕获/比较 4 重复捕获标记 (Capture/Compare 4 overcapture flag) 参见 CC1OF 描述。
11	CC3OF	rc_w0	000h	捕获/比较 3 重复捕获标记 (Capture/Compare 3 overcapture flag) 参见 CC1OF 描述。
10	CC2OF	rc_w0	000h	捕获/比较 2 重复捕获标记 (Capture/Compare 2 overcapture flag) 参见 CC1OF 描述。
9	CC1OF	rc_w0	000h	捕获/比较 1 重复捕获标记 (Capture/Compare 1 overcapture flag) 仅当相应的通道被配置为输入捕获时, 该标记可由硬件置 1。写 0 可清除该位。 0: 无重复捕获产生; 1: 计数器的值被捕获到 TIMx_CCR1 寄存器时, CC1IF 的状态已经为 1。
8: 7	Resvered		000h	保留, 读为 0

Bit	Field	Type	Reset	Description
6	TIF	rc_w0	000h	触发器中断标记 (Trigger interrupt flag) 当发生触发事件 (当从模式控制器处于除门控模式外的其它模式时, 在 TRGI 输入端检测到有效边沿, 或或门控模式下的任一边沿) 时由硬件对该位置 1。它由软件清 0。 0: 无触发器事件产生 1: 触发器中断等待响应
5	Resvered		000h	保留, 读为 0
4	CC4IF	rc_w0	000h	捕获/比较 4 中断标记 (Capture/Compare 4 interrupt flag) 参考 CC1IF 描述。
3	CC3IF	rc_w0	000h	捕获/比较 3 中断标记 (Capture/Compare 3 interrupt flag) 参考 CC1IF 描述。
2	CC2IF	rc_w0	000h	捕获/比较 2 中断标记 (Capture/Compare 2 interrupt flag) 参考 CC1IF 描述。
1	CC1IF	rc_w0	000h	捕获/比较 1 中断标记 (Capture/Compare 1 interrupt flag) 如果通道 CC1 配置为输出模式: 当计数器值与比较值匹配时该位由硬件置 ‘1’, 但在中心对称模式下除外 (参考 TIMx_CR1 寄存器的 CMS 位)。它由软件清 ‘0’。 0: 无匹配发生 1: TIMx_CNT 的值与 TIMx_CCR1 的值匹配 如果通道 CC1 配置为输入模式: 当捕获事件发生时该位由硬件置 ‘1’, 它由软件清 0 或通过读 TIMx_CCR1 清 ‘0’。 0: 无输入捕获产生 1: 计数器值已被捕获 (拷贝) 至 TIMx_CCR1(在 IC1 上检测到与所选极性相同的边沿)
0	UIF	rc_w0	000h	更新中断标记 (Update interrupt flag) 当产生更新事件时该位由硬件置 ‘1’。它由软件清 ‘0’。 0: 无更新事件产生 1: 更新事件等待响应。当寄存器被更新时该位由硬件置 ‘1’: - 若 TIMx_CR1 寄存器的 UDIS = 0, 当 REP_CNT = 0 时产生更新事件 (重复向下计数器上溢或下溢时) - 若 TIMx_CR1 寄存器的 UDIS = 0、URS = 0, 当 TIMx_EGR 寄存器的 UG = 1 时产生更新事件 (软件对计数器 CNT 重新初始化) - 若 TIMx_CR1 寄存器的 UDIS = 0、URS = 0, 当计数器 CNT 被触发事件重初始化时产生更新事件。(参考同步控制寄存器的说明)

14.4.6 事件产生寄存器 (TIMx_EGR)

起始地址: TIM3:0x40000400, TIM4:0x40000800

地址偏移: 0x14

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.									TG	Res.	CC4G	CC3G	CC2G	CC1G	UG
									w		w	w	w	w	w

Bit	Field	Type	Reset	Description
15: 7	Resvered		000h	保留, 读为 0
6	TG	w	000h	产生触发事件 (Trigger generation) 该位由软件置 '1', 用于产生一个刹车事件, 由硬件自动清 '0'。 0: 无动作 1: TIMx_SR 寄存器的 TIF = 1, 若开启对应的中断和 DMA, 则产生相应的中断和 DMA
5	Resvered		000h	保留, 读为 0
4	CC4G	w	000h	产生捕获/比较 4 事件 (Capture/Compare 4 generation) 参考 CC1G 描述。
3	CC3G	w	000h	产生捕获/比较 3 事件 (Capture/Compare 3 generation) 参考 CC1G 描述。
2	CC2G	w	000h	产生捕获/比较 2 事件 (Capture/Compare 2 generation) 参考 CC1G 描述。
1	CC1G	w	000h	产生捕获/比较 1 事件 (Capture/Compare 1 generation) 该位由软件置 1, 用于产生一个捕获/比较事件, 由硬件自动清 0。 0: 无动作 1: 在通道 CC1 上产生一个捕获/比较事件: 若通道 CC1 配置为输出: 设置 CC1IF=1, 若开启对应的中断和 DMA, 则产生相应的中断和 DMA。 若通道 CC1 配置为输入: 当前的计数器值被捕获至 TIMx_CCR1 寄存器, 设置 CC1IF = 1, 若开启对应的中断和 DMA, 则产生相应的中断和 DMA。若 CC1IF 已经为 1, 则设置 CC1OF = 1。

Bit	Field	Type	Reset	Description
0	UG	w	000h	产生更新事件 (Update generation) 该位由软件置 ‘1’，由硬件自动清 ‘0’。 0: 无动作 1: 重新初始化计数器，并产生一个更新事件。注意预分频器的计数器也被清 ‘0’ (但是预分频系数不变)。若在中心对称模式下或 DIR = 0(向上计数) 则计数器被清 ‘0’；若 DIR = 1(向下计数) 则计数器取 TIMx_ARR 的值。

14.4.7 捕获/比较模式寄存器 1(TIMx_CCMR1)

起始地址: TIM3:0x40000400, TIM4:0x40000800

地址偏移: 0x18

复位值: 0x0000

通道可用于输入 (捕获模式) 或输出 (比较模式)，通道的方向由相应的 CCxS 定义。该寄存器其他位的作用和输出模式下不同。OCxx 描述了通道在输出模式下的功能，ICxx 描述了通道在输出模式下的功能。因此必须注意，同一个位在输出模式和输入模式下的功能是不同的。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC2CE	OC2M			OC2PE	OC2FE	CC2S		OC1CE	OC1M			OC1PE	OC1FE	CC1S	
IC2F				IC2PSC				IC1F			IC1PSC				
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

输出比较模式:

Bit	Field	Type	Reset	Description
15	OC2CE	rw	000h	输出比较 2 清 0 使能 (Output compare 2 clear enable)
14: 12	OC2M[2: 0]	rw	000h	输出比较 2 模式 (Output compare 2 mode)
11	OC2PE	rw	000h	输出比较 2 预装载使能 (Output compare 2 preload enable)
10	OC2FE	rw	000h	输出比较 2 快速使能 (Output compare 4 fast enable)
9: 8	CC2S[1: 0]	rw	000h	捕获/比较 2 选择 (Capture/Compare 2 selection) 该位定义通道的方向 (输入/输出)，及输入脚的选择： 00: CC2 通道被配置为输出 01: CC2 通道被配置为输入，IC2 映射在 TI2 上 10: CC2 通道被配置为输入，IC2 映射在 TI1 上 11: CC2 通道被配置为输入，IC2 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时 (由 TIMx_SMCR 寄存器的 TS 位选择) 注: CC2S 仅在通道关闭时 (TIMx_CCER 寄存器的 CC2E = 0) 才是可写的。

Bit	Field	Type	Reset	Description
7	OC1CE	rw	000h	输出比较 1 清除使能 (Output compare 1 clear enable) 0: OC1REF 不受 ETRF 输入的影响 1: 一旦检测到 ETRF 输入高电平, 清除 OC1REF = 0
6: 4	OC1M[2: 0]	rw	000h	输出比较 1 模式 (Output compare 1 mode) 该 3 位定义了输出参考信号 OC1REF 的动作, 而 OC1REF 决定了 OC1、OC1N 的值。OC1REF 是高电平有效, 而 OC1、OC1N 的有效电平取决于 CC1P、CC1NP 位。 000: 冻结。输出比较寄存器 TIMx_CCR1 与计数器 TIMx_CNT 间的比较对 OC1REF 不起作用 001 : 匹配时设置通道 1 为有效电平。当计数器 TIMx_CNT 的值与捕获/比较寄存器 1(TIMx_CCR1) 相同时, 强制 OC1REF 为高 010 : 匹配时设置通道 1 为无效电平。当计数器 TIMx_CNT 的值与捕获/比较寄存器 1(TIMx_CCR1) 相同时, 强制 OC1REF 为低 011: 翻转。当 TIMx_CCR1=TIMx_CNT 时, 翻转 OC1REF 的电平 100: 强制为无效电平。强制 OC1REF 为低 101: 强制为有效电平。强制 OC1REF 为高 110: PWM 模式 1 - 在向上计数时, 一旦 TIMx_CNT < TIMx_CCR1 时通道 1 为有效电平, 否则为无效电平; 在向下计数时, 一旦 TIMx_CNT > TIMx_CCR1 时通道 1 为无效电平 (OC1REF = 0), 否则为有效电平 (OC1REF = 1) 111: PWM 模式 2 - 在向上计数时, 一旦 TIMx_CNT < TIMx_CCR1 时通道 1 为无效电平, 否则为有效电平; 在向下计数时, 一旦 TIMx_CNT > TIMx_CCR1 时通道 1 为有效电平, 否则为无效电平 注 1: 一旦 LOCK 级别设为 3(TIMx_BDTR 寄存器中的 LOCK 位) 并且 CC1S = 00(该通道配置成输出) 则该位不能被修改。 注 2: 在 PWM 模式 1 或 PWM 模式 2 中, 只有当比较结果改变了或在输出比较模式中从冻结模式切换到 PWM 模式时, OC1REF 电平才改变。

Bit	Field	Type	Reset	Description
3	OC1PE	rw	000h	输出比较 1 预装载使能 (Output compare 1 preload enable) 0: 禁止 TIMx_CCR1 寄存器的预装载功能, 可随时写入 TIMx_CCR1 寄存器, 并且新写入的数值立即起作用 1: 开启 TIMx_CCR1 寄存器的预装载功能, 读写操作仅对预装载寄存器操作, TIMx_CCR1 的预装载值在更新事件到来时被加载至当前寄存器中 注 1: 一旦 LOCK 级别设为 3(TIMx_BDTR 寄存器中的 LOCK 位) 并且 CC1S = 00(该通道配置成输出) 则该位不能被修改。 注 2: 仅在单脉冲模式下 (TIMx_CR1 寄存器的 OPM = 1), 可以在未确认预装载寄存器情况下使用 PWM 模式, 否则其动作不确定。
2	OC1FE	rw	000h	输出比较 1 快速使能 (Output compare 1 fast enable) 该位用于加快 CC 输出对触发输入事件的响应。 0: 根据计数器与 CCR1 的值, CC1 正常操作, 即使触发器是打开的。当触发器的输入有一个有效沿时, 激活 CC1 输出的最小延时为 5 个时钟周期 1: 输入到触发器的有效沿的作用就象发生了一次比较匹配。因此, OC 被设置为比较电平而与比较结果无关。采样触发器的有效沿和 CC1 输出间的延时被缩短为 3 个时钟周期。OCFE 只在通道被配置成 PWM1 或 PWM2 模式时起作用
1: 0	CC1S[1: 0]	rw	000h	捕获/比较 1 选择 (Capture/Compare 1 selection) 这 2 位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC1 通道被配置为输出 01: CC1 通道被配置为输入, IC1 映射在 TI1 上 10: CC1 通道被配置为输入, IC1 映射在 TI2 上 11: CC1 通道被配置为输入, IC1 映射在 TRC 上, 此模式仅工作在内部触发器输入被选中时 (由 TIMx_SMCR 寄存器的 TS 位选择) 注: CC1S 仅在通道关闭时 (TIMx_CCER 寄存器的 CC1E = 0) 才是可写的。

输入捕获模式:

Bit	Field	Type	Reset	Description
15: 12	IC2F[3: 0]	rw	000h	输入捕获 2 滤波器 (Input capture 2 filter)
11: 10	IC2PSC[1: 0]	rw	000h	输入/捕获 2 预分频器 (Input capture 2 prescaler)

Bit	Field	Type	Reset	Description
9: 8	CC2S[1: 0]	rw	000h	捕获/比较 2 选择 (Capture/Compare 2 selection) 这 2 位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC2 通道被配置为输出 01: CC2 通道被配置为输入, IC2 映射在 TI2 上 10: CC2 通道被配置为输入, IC2 映射在 TI1 上 11: CC2 通道被配置为输入, IC2 映射在 TRC 上, 此模式仅工作在内部触发器输入被选中时 (由 TIMx_SMCR 寄存器的 TS 位选择) 注: CC2S 仅在通道关闭时 (TIMx_CCER 寄存器的 CC2E = 0) 才是可写的。
7: 4	IC1F[3: 0]	rw	000h	输入捕获 1 滤波器 (Input capture 1 filter) 这几位定义了 TI1 输入的采样频率及数字滤波器长度。数字滤波器由一个事件计数器组成, 它记录到 N 个事件后会产生一个输出的跳变: 0000: 无滤波器, 以 fDTS 采样 1000: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/8$, N = 6 0001: 采样频率 $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$, N = 2 1001: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/8$, N = 8 0010: 采样频率 $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$, N = 4 1010: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$, N = 5 0011: 采样频率 $f_{\text{SAMPLING}} = f_{\text{CK_INT}}$, N = 8 1011: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$, N = 6 0100: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/2$, N = 6 1100: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/16$, N = 8 0101: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/2$, N = 8 1101: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$, N = 5 0110: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/4$, N = 6 1110: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$, N = 6 0111: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/4$, N = 8 1111: 采样频率 $f_{\text{SAMPLING}} = f_{\text{DTS}}/32$, N = 8
3: 2	IC1PSC[1: 0]	rw	000h	输入/捕获 1 预分频器 (Input capture 1 prescaler) 这 2 位定义了 CC1 输入 (IC1) 的预分频系数。 一旦 CC1E = 0 (TIMx_CCER 寄存器中), 则预分频器复位。 00: 无预分频器, 捕获输入口上检测到的每一个边沿都触发一次捕获 01: 每 2 个事件触发一次捕获 10: 每 4 个事件触发一次捕获 11: 每 8 个事件触发一次捕获

Bit	Field	Type	Reset	Description
1: 0	CC1S[1: 0]	rw	000h	捕获/比较 1 选择 (Capture/compare 1 selection) 这 2 位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC1 通道被配置为输出 01: CC1 通道被配置为输入, IC1 映射在 TI1 上 10: CC1 通道被配置为输入, IC1 映射在 TI2 上 11: CC1 通道被配置为输入, IC1 映射在 TRC 上, 此模式仅工作在内部触发器输入被选中时 (由 TIMx_SMCR 寄存器的 TS 位选择) 注: CC1S 仅在通道关闭时 (TIMx_CCER 寄存器的 CC1E = 0) 才是可写的。

14.4.8 捕获/比较模式寄存器 2(TIMx_CCMR2)

起始地址: TIM3:0x40000400, TIM4:0x40000800

地址偏移: 0x1C

复位值: 0x0000

参看以上 CCMR1 寄存器的描述

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC4CE	OC4M		OC4PE	OC4FE	CC4S		OC3CE	OC3M		OC3PE	OC3FE	CC3S			
IC4F		IC4PSC						IC3F		IC3PSC					
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

输出比较模式

Bit	Field	Type	Reset	Description
15	OC4CE	rw	000h	输出比较 4 清 0 使能 (Output compare 4 clear enable)
14: 12	OC4M[2: 0]	rw	000h	输出比较 4 模式 (Output compare 4 mode)
11	OC4PE	rw	000h	输出比较 4 预装载使能 (Output compare 4 preload enable)
10	OC4FE	rw	000h	输出比较 4 快速使能 (Output compare 4 fast enable)
9: 8	CC4S[1: 0]	rw	000h	捕获/比较 4 选择 (Capture/Compare 4 selection) 该 2 位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC4 通道被配置为输出 01: CC4 通道被配置为输入, IC4 映射在 TI4 上 10: CC4 通道被配置为输入, IC4 映射在 TI3 上 11: CC4 通道被配置为输入, IC4 映射在 TRC 上, 此模式仅工作在内部触发器输入被选中时 (由 TIMx_SMCR 寄存器的 TS 位选择) 注: CC4S 仅在通道关闭时 (TIMx_CCER 寄存器的 CC4E = 0) 才是可写的。
7	OC3CE	rw	000h	输出比较 3 清 '0' 使能 (Output compare 3 clear enable)

Bit	Field	Type	Reset	Description
6: 4	OC3M[2: 0]	rw	000h	输出比较 3 模式 (Output compare 3 mode)
3	OC3PE	rw	000h	输出比较 3 预装载使能 (Output compare 3 preload enable)
2	OC3FE	rw	000h	输出比较 3 快速使能 (Output compare 3 fast enable)
1: 0	CC3S[1: 0]	rw	000h	捕获/比较 3 选择 (Capture/Compare 3 selection) 这 2 位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC3 通道被配置为输出 01: CC3 通道被配置为输入, IC3 映射在 TI3 上 10: CC3 通道被配置为输入, IC3 映射在 TI4 上 11: CC3 通道被配置为输入, IC3 映射在 TRC 上, 此模式仅工作在内部触发器输入被选中时 (由 TIMx_SMCR 寄存器的 TS 位选择) 注: CC3S 仅在通道关闭时 (TIMx_CCER 寄存器的 CC3E = 0) 才是可写的。

输入捕获模式

Bit	Field	Type	Reset	Description
15: 12	IC4F[3: 0]	rw	000h	输入捕获 4 滤波器 (Input capture 4 filter)
11: 10	IC4PSC[1: 0]	rw	000h	输入/捕获 4 预分频器 (Input capture 4 prescaler)
9: 8	CC4S[1: 0]	rw	000h	捕获/比较 4 选择 (Capture/Compare 4 selection) 这 2 位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC4 通道被配置为输出 01: CC4 通道被配置为输入, IC4 映射在 TI4 上 10: CC4 通道被配置为输入, IC4 映射在 TI3 上 11: CC4 通道被配置为输入, IC4 映射在 TRC 上, 此模式仅工作在内部触发器输入被选中时 (由 TIMx_SMCR 寄存器的 TS 位选择) 注: CC4S 仅在通道关闭时 (TIMx_CCER 寄存器的 CC4E = 0) 才是可写的。
7: 4	IC3F[3: 0]	rw	000h	输入捕获 3 滤波器 (Input capture 3 filter)
3: 2	IC3PSC[1: 0]	rw	000h	输入/捕获 3 预分频器 (Input capture 3 prescaler)

Bit	Field	Type	Reset	Description
1: 0	CC3S[1: 0]	rw	000h	捕获/比较 3 选择 (Capture/compare 3 selection) 这 2 位定义通道的方向 (输入/输出), 及输入脚的选择: 00: CC3 通道被配置为输出 01: CC3 通道被配置为输入, IC3 映射在 TI3 上 10: CC3 通道被配置为输入, IC3 映射在 TI4 上 11: CC3 通道被配置为输入, IC3 映射在 TRC 上, 此模式仅工作在内部触发器输入被选中时 (由 TIMx_SMCR 寄存器的 TS 位选择) 注: CC3S 仅在通道关闭时 (TIMx_CCER 寄存器的 CC3E = 0) 才是可写的。

14.4.9 捕获/比较使能寄存器 (TIMx_CCER)

起始地址: TIM3:0x40000400, TIM4:0x40000800

地址偏移: 0x20

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	CC4P	CC4E	Res.	CC3P	CC3E	Res.	CC2P	CC2E	Res.	CC1P	CC1E				
	rw	rw		rw	rw		rw	rw		rw	rw				

Bit	Field	Type	Reset	Description
15: 14	Resvered		000h	保留, 读为 0
13	CC4P	rw	000h	输入/捕获 4 输出极性 (Capture/Compare 4 output polarity) 参考 CC1P 的描述。
12	CC4E	rw	000h	输入/捕获 4 输出使能 (Capture/Compare 4 output enable) 参考 CC1E 的描述。
11: 10	Resvered		000h	保留, 读为 0
9	CC3P	rw	000h	输入/捕获 3 输出极性 (Capture/Compare 3 output polarity) 参考 CC1P 的描述。
8	CC3E	rw	000h	输入/捕获 3 输出使能 (Capture/Compare 3 output enable) 参考 CC1E 的描述。
7: 6	Resvered		000h	保留, 读为 0
5	CC2P	rw	000h	输入/捕获 2 输出极性 (Capture/Compare 2 output polarity) 参考 CC1P 的描述。

Bit	Field	Type	Reset	Description
4	CC2E	rw	000h	输入/捕获 2 输出使能 (Capture/Compare 2 output enable) 参考 CC1E 的描述。
3: 2	Resvered		000h	保留, 读为 0
1	CC1P	rw	000h	输入/捕获 1 输出极性 (Capture/Compare 1 output polarity) CC1 通道配置为输出: 0: OC1 高电平有效 1: OC1 低电平有效 CC1 通道配置为输入: 该位选择是 IC1 还是 IC1 的反相信号作为触发或捕获信号。 0: 不反相: 捕获发生在 IC1 的上升沿; 当用作外部触发器时, IC1 不反相 1: 反相: 捕获发生在 IC1 的下降沿; 当用作外部触发器时, IC1 反相 注: 一旦 LOCK 级别 (TIMx_BDTR 寄存器中的 LCCK 位) 设为 3 或 2, 则该位不能被修改。
0	CC1E	rw	000h	输入/捕获 1 输出使能 (Capture/Compare 1 output enable) CC1 通道配置为输出: 0: 关闭 - OC1 禁止输出, 因此 OC1 的输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位的值 1: 开启 - OC1 信号输出到对应的输出引脚, 其输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位的值 CC1 通道配置为输入: 该位决定了计数器的值是否能捕获入 TIMx_CCR1 寄存器。 0: 捕获禁止 1: 捕获使能

表 60. 标准 Ocx 通道的输出控制位

CCxE 位	OCx 输出状态
0	禁止输出 (OCx = 0, OCx_EN = 0)
1	OCx = OCxREF + 极性, OCx_EN = 1

注: 管脚连接到标准的 OCx 通道的外部 I/O 管脚的状态, 取决于 OCx 通道状态和 GPIO 以及 AFIO 寄存器。

14.4.10 计数器 (TIMx_CNT)

起始地址: TIM3:0x40000400,TIM4:0x40000800

地址偏移: 0x24

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 0	CNT[15: 0]	rw	0000h	计数器的值 (Counter value)

14.4.11 预分频器 (TIMx_PSC)

起始地址: TIM3:0x40000400,TIM4:0x40000800

地址偏移: 0x28

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 0	PSC[15: 0]	rw	0000h	预分频器的值 (Prescaler value) 计数器的时钟频率 (CK_CNT) 等于 $f_{CK_PSC} / (PSC[15: 0] + 1)$。 PSC 包含了每次当更新事件产生时, 装入当前预分频器寄存器的值。更新事件包括计数器被 TIM_EGR 的 UG 位清 '0' 或被工作在复位模式的从控制器清 '0'。

14.4.12 自动装载寄存器 (TIMx_ARR)

起始地址: TIM3:0x40000400,TIM4:0x40000800

地址偏移: 0x2C

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 0	ARR[15: 0]	rw	0000h	自动重装载的值 (Prescaler value) ARR 包含了将要装载入实际的自动重装载寄存器的数值。 详细参考小节 14.3.1: 有关 ARR 的更新和动作。 当自动重装载的值为空时, 计数器不工作。

14.4.13 捕获/比较寄存器 1(TIMx_CCR1)

起始地址: TIM3:0x40000400,TIM4:0x40000800

地址偏移: 0x34

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR1[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 0	CCR1[15: 0]	rw	0000h	捕获/比较 1 的值 (Capture/Compare 1 value) 若 CC1 通道配置为输出: CCR1 包含了装入当前捕获/比较 1 寄存器的值 (预装载值)。 如果在 TIMx_CCMR1 寄存器 (OC1PE 位) 中未选择预装载功能, 写入的数值会立即传输至当前寄存器中。否则只有当更新事件发生时, 此预装载值才传输至当前捕获/比较 1 寄存器中。当前捕获/比较寄存器参与同计数器 TIMx_CNT 的比较, 并在 OC1 端口上产生输出信号。 若 CC1 通道配置为输入: CCR1 包含了由上一次输入捕获 1 事件 (IC1) 传输的计数器值。

14.4.14 捕获/比较寄存器 2(TIMx_CCR2)

起始地址: TIM3:0x40000400,TIM4:0x40000800

地址偏移: 0x38

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR2[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 0	CCR2[15: 0]	rw	0000h	捕获/比较 2 的值 (Capture/Compare 2 value) 若 CC2 通道配置为输出： CCR2 包含了装入当前捕获/比较 2 寄存器的值 (预装载值)。 如果在 TIMx_CCMR2 寄存器 (OC2PE 位) 中未选择预装载特性，写入的数值会立即传输至当前寄存器中。否则只有当更新事件发生时，此预装载值才传输至当前捕获/比较 2 寄存器中。当前捕获/比较寄存器参与同计数器 TIMx_CNT 的比较，并在 OC2 端口上产生输出信号。 若 CC2 通道配置为输入： CCR2 包含了由上一次输入捕获 2 事件 (IC2) 传输的计数器值。

14.4.15 捕获/比较寄存器 3(TIMx_CCR3)

起始地址：TIM3:0x40000400,TIM4:0x40000800

地址偏移：0x3C

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR3[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 0	CCR3[15: 0]	rw	0000h	捕获/比较 3 的值 (Capture/Compare 3 value) 若 CC3 通道配置为输出： CCR3 包含了装入当前捕获/比较 3 寄存器的值 (预装载值)。 如果在 TIMx_CCMR3 寄存器 (OC3PE 位) 中未选择预装载特性，写入的数值会立即传输至当前寄存器中。否则只有当更新事件发生时，此预装载值才传输至当前捕获/比较 3 寄存器中。当前捕获/比较寄存器参与同计数器 TIMx_CNT 的比较，并在 OC3 端口上产生输出信号。若 CC3 通道配置为输入： CCR3 包含了由上一次输入捕获 3 事件 (IC3) 传输的计数器值。

14.4.16 捕获/比较寄存器 4(TIMx_CCR4)

起始地址：TIM3:0x40000400,TIM4:0x40000800

地址偏移：0x40

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR4[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 0	CCR4[15: 0]	rw	0000h	捕获/比较 4 的值 (Capture/Compare 4 value) 若 CC4 通道配置为输出： CCR4 包含了装入当前捕获/比较 4 寄存器的值 (预装载值)。 如果在 TIMx_CCMR4 寄存器 (OC4PE 位) 中未选择预装载特性，写入的数值会立即传输至当前寄存器中。否则只有当更新事件发生时，此预装载值才传输至当前捕获/比较 4 寄存器中。当前捕获/比较寄存器参与同计数器 TIMx_CNT 的比较，并在 OC4 端口上产生输出信号。 若 CC4 通道配置为输入： CCR4 包含了由上一次输入捕获 4 事件 (IC4) 传输的计数器值。

14.4.17 DMA 控制寄存器 (TIMx_DCR)

起始地址: TIM3:0x40000400,TIM4:0x40000800

地址偏移: 0x48

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.			DBL					Res.			DBA				
			rw	rw	rw	rw	rw				rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 13	Resvered		000h	保留，始终读为 0。

Bit	Field	Type	Reset	Description
12: 8	DBL[4: 0]	rw	000h	DMA 连续传送长度 (DMA burst length) 这些位定义了 DMA 在连续模式下的传送长度 (当对 TIMx_DMAR 寄存器进行读或写时, 定时器则进行一次连续传送), 即: 定义传输的次数, 传输可以是半字 (双字节) 或字节: 00000: 1 次传输 00001: 2 次传输 00010: 3 次传输..... 10001: 18 次传输 例: 我们考虑这样的传输: DBL = 7, DBA = TIM2_CR1 - 如果 DBL = 7, DBA = TIM2_CR1 表示待传输数据的地址, 那么传输的地址由下式给出: (TIMx_CR1 的地址)+ DBA +(DMA 索引), 其中 DMA 索引 = DBL 其中 (TIMx_CR1 的地址)+ DBA 再加上 7, 给出了将要写入或者读出数据的地址, 这样数据的传输将发生在从地址 (TIMx_CR1 的地址)+ DBA 开始的 7 个寄存器。根据 DMA 数据长度的设置, 可能发生以下情况: - 如果设置数据为半字 (16 位), 那么数据就会传输给全部 7 个寄存器。 - 如果设置数据为字节, 数据仍然会传输给全部 7 个寄存器: 第一个寄存器包含第一个 MSB 字节, 第二个寄存器包含第一个 LSB 字节, 以此类推。因此对于定时器, 用户必须指定由 DMA 传输的数据宽度。
7: 5	Resvered		000h	保留, 始终读为 0。
4: 0	DBA[4: 0]	rw	000h	DMA 基地址 (DMA base address) 这些位定义了 DMA 在连续模式下的基地址 (当对 TIMx_DMAR 寄存器进行读或写时), DBA 定义为从 TIMx_CR1 寄存器所在地址开始的偏移量: 00000: TIMx_CR1 00001: TIMx_CR2 00010: TIMx_SMCR

14.4.18 连续模式的 DMA 地址 (TIMx_DMAR)

起始地址: TIM3:0x40000400, TIM4:0x40000800

地址偏移: 0x4C

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMAB[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15: 0	DMAB[15: 0]	rw	000h	DMA 连续传送寄存器 (DMA register for burst accesses) 对 TIMx_DMAR 寄存器的读或写会导致对以下地址所在寄存器的存取操作： TIMx_CR1 地址 + DBA + DMA 索引，其中：‘TIMx_CR1 地址’ 是控制寄存器 1(TIMx_CR1) 所在的地址； ‘DBA’ 是 TIMx_DCR 寄存器中定义的基地址； ‘DMA 索引’ 是由 DMA 自动控制的偏移量，它取决于 TIMx_DCR 寄存器中定义的 DBL。

15 实时时钟 (RTC)

15.1 RTC 简介

实时时钟是一个独立的定时器。RTC 模块拥有一组连续计数的计数器，在相应软件配置下，可提供时钟日历的功能。修改计数器的值可以重新设置系统当前的时间和日期。

RTC 模块和时钟配置系统 (RCC_BDCR 寄存器) 处于后备区域，即在系统复位或待机模式唤醒后，RTC 的设置和时间维持不变。系统复位后，对后备寄存器和 RTC 的访问被禁止，这是为了防止对后备区 (BKP) 的意外写操作。执行以下操作将使能对后备寄存器和 RTC 的访问：

- 设置寄存器 RCC_APB1ENR 的 PWREN 和 BKPEN 位，使能电源和后备接口时钟
- 设置寄存器 PWR_CR 的 DBP 位，使能对后备寄存器和 RTC 的访问。

15.2 主要特征

- 可编程的预分频系数：分频系数最高为 2^{20}
- 32 位的可编程计数器，用于较长时间段的测量
- 2 个分离的时钟：用于 APB1 接口的 PCLK1 和 RTC 时钟 (RTC 时钟的频率必须小于 PCLK1 时钟频率的四分之一以上)
- 可以选择以下三种 RTC 的时钟源
 - HSE 时钟除以 128
 - LSE 振荡器时钟
 - LSI 振荡器时钟
- 2 个独立的复位类型：
 - APB1 接口由系统复位
 - RTC 核心 (预分频器、闹钟、计数器和分频器) 只能由后备域复位
- 3 个专门的屏蔽中断：
 - 闹钟中断，用来产生一个软件可编程的闹钟中断
 - 秒中断，用来产生一个可编程的周期性中断信号 (最长可达 1 秒)
 - 溢出中断，指示内部可编程计数器溢出并返回为 0 的状态

15.3 功能描述

15.3.1 概述

RTC 由两个主要部分组成。参见下图。第一部分 (APB1 接口) 用来和 APB1 总线相连。此单元还包含一组 16 位寄存器，可以通过 APB 总线对其进行读写操作。APB1 接口由 APB1 总线时钟驱动，用来与 APB1 总线接口。

另一部分 (RTC 核心) 由一组可编程计数器组成，分成两个主要模块。第一个模块是 RTC 的预分频模块，它可编程产生最长为 1 秒的 RTC 时间基准 TR_CLK。RTC 的预分频模块包含了一个 20 位的可编程预分频器 (RTC 预分频器)。如果在 RTC_CR 寄存器中设置了相应的允许位，则在每个 TR_CLK 周期中 RTC 产生一个中断 (秒中断)。第二个模块是一个 32 位的可编程计数器，可被初始化为当前的系统时间。系统时间按 TR_CLK 周期累加与存储在 RTC_ALR 寄存器中的可编程时间比较，如果 RTC_CR 控制寄存器中设置了相应的允许位，比较匹配时将产生一个闹钟中断。

下图简化的 RTC 框图




图 131. 实时时钟方框图

15.3.2 复位过程

除了 RTC_PRL、RTC_ALR、RTC_CNT 和 RTC_DIV 寄存器外，所有的系统寄存器都由系统复位或电源复位进行异步复位。

RTC_PRL、RTC_ALR、RTC_CNT 和 RTC_DIV 寄存器仅能通过备份域复位信号复位。

15.3.3 读 RTC 寄存器

RTC 核完全独立于 RTC APB1 接口。

软件通过 APB1 接口访问 RTC 的预分频值、计数器值和闹钟值。但是，相关的可读寄存器只在与 RTC APB1 时钟进行重新同步的 RTC 时钟的上升沿被更新。RTC 标志也是如此的。

这意味着，如果 APB1 接口曾经被关闭，而读操作又是在刚刚重新开启 APB1 之后，则在第一次内部寄存器更新之前，从 APB1 上读出 RTC 寄存器数值可能被破坏了（通常读到 0）。下述几种情况下能够发生这种情形：

- 发生系统复位或电源复位
- 系统刚从待机模式唤醒
- 系统刚从停机模式唤醒

所有以上情况中，APB1 接口被禁止时（复位、无时钟或断点）RTC 核仍保持运行状态。

因此，若在读取 RTC 寄存器时，RTC 的 APB1 接口曾经处于禁止状态，则软件首先必须等待 RTC_CR 寄存器中的 RSF 位（寄存器同步标志）被硬件置‘1’。

注：RTC 的 APB1 接口不受 WFI 和 WFE 等低功耗模式的影响。

15.3.4 配置 RTC 寄存器

必须设置 RTC_CRL 寄存器中的 CNF 位,使 RTC 进入配置模式后,才能写入 RTC_PRL、RTC_CNT、RTC_ALR 寄存器。

另外,对 RTC 任何寄存器的写操作,都必须在前一次写操作结束后进行。可以通过查询 RTC_CR 寄存器中的 RTOFF 状态位,判断 RTC 寄存器是否处于更新中。仅当 RTOFF 状态位是‘1’时,才可以写入 RTC 寄存器。

配置过程:

- 查询 RTOFF 位,直到 RTOFF 的值变为‘1’
- 置 CNF 值为‘1’,进入配置模式
- 对一个或多个 RTC 寄存器进行写操作
- 清除 CNF 标志位,退出配置模式
- 查询 RTOFF,直至 RTOFF 位变为‘1’以确认写操作已经完成
- 仅当 CNF 标志位被清除时,写操作才能进行,这个过程至少需要 3 RTCCLK 周期

15.3.5 RTC 标志的设置

在每一个 RTC 核心的时钟周期中,更改 RTC 计数器之前设置 RTC 秒标志 (SECF)。

在计数器到达 0x0000 之前的最后一个 RTC 时钟周期中,设置 RTC 溢出标志 (OWF)。

在计数器的值到达闹钟寄存器的值加 1(RTC_ALR+1)之前的 RTC 时钟周期中,设置 RTC_Alarm 和 RTC 闹钟标志 (ALRF)。对 RTC 闹钟的写操作必须使用下述过程之一与 RTC 秒标志同步:

- 时钟 RTC 闹钟中断,并在中断处理程序中修改 RTC 闹钟和/或 RTC 计数器
- 等待 RTC 控制寄存器中的 SECF 位被设置,再更改 RTC 闹钟和/或 RTC 计数器




图 132. RTC 秒和闹钟波形图示例, PR = 0003, ALARM = 00004




图 133. RTC 溢出波形图示例，PR = 0003

15.4 RTC 寄存器

表 61. RTC 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	RTC_CRH	RTC 控制寄存器高位	0x00000000	小节 15.4.1
0x04	RTC_CRL	控制寄存器低位	0x00000020	小节 15.4.2
0x08	RTC_PRLH	RTC 预分频装载寄存器高位	0x00000000	小节 15.4.3
0x0C	RTC_PRLl	RTC 预分频装载寄存器低位	0x00000000	小节 15.4.3
0x10	RTC_DIVH	RTC 预分频器分频因子寄存器高位	0x00000000	小节 15.4.4
0x14	RTC_DIVl	RTC 预分频器分频因子寄存器低位	0x00000000	小节 15.4.4
0x18	RTC_CNTH	RTC 计数器寄存器高位	0x00000000	小节 15.4.5
0x1C	RTC_CNTH	RTC 计数器寄存器低位	0x00000000	小节 15.4.5
0x20	RTC_ALRH	RTC 闹钟寄存器高位	0x0000FFFF	小节 15.4.6
0x24	RTC_ALRL	RTC 闹钟寄存器低位	0x0000FFFF	小节 15.4.6

15.4.1 RTC 控制寄存器 (RTC_CRH)

起始地址：0x40002800

地址偏移量：0x00

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													OWIE	ALRIE	SECIE
													rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 3	保留		0h	始终读为 0。

Bit	Field	Type	Reset	Description
2	OWIE	rw	0h	允许溢出中断位 (Overflow interrupt enable) 0: 屏蔽 (不允许) 溢出中断 1: 允许溢出中断
1	ALRIE	rw	0h	允许闹钟中断 (Alarm interrupt enable) 0: 屏蔽 (不允许) 溢出中断 1: 允许溢出中断
0	SECIE	rw	0h	允许秒中断 (Second interrupt enable) 0: 屏蔽 (不允许) 溢出中断 1: 允许溢出中断

这些位用来屏蔽中断请求。

注：系统复位后所有的中断被屏蔽，因此可通过写 RTC 寄存器来确保在初始化后没有被挂起的中断请求。当外设正在完成前一次写操作时 (标志位 RTOFF = 0)，不能对 RTC_CRH 寄存器进行写操作。

RTC 功能由这个控制寄存器控制。一些位的写操作必须经过一个特殊的配置过程来完成。

15.4.2 RTC 控制寄存器低位 (RTC_CRL)

起始地址：0x40002800

地址偏移量：0x04

复位值：0x0020

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										RTOFF	CNF	RSF	OWF	ALRF	SECF
										r	rw	rc_w0	rc_w0	rc_w0	rc_w0

Bit	Field	Type	Reset	Description
15 : 6	保留		0	保留，被硬件强制为 0。
5	RTOFF	r	1	RTC 操作关闭 (RTC operation OFF) RTC 模块利用这位来指示对其寄存器进行的最后一次操作的状态，指示操作是否完成。若此位为 ‘0’，则表示无法对任何的 RTC 寄存器进行读写操作。此位为只读位。 0: 上一次对 RTC 寄存器的写操作仍在进行 1: 上一次对 RTC 寄存器的写操作已经完成
4	CNF	rw	0	CNF: 配置标志 (Configuration flag) 此位必须由软件置 ‘1’ 以进入配置模式，从而允许 RTC_CNTL/H、RTC_ALRL/H 或 RTC_PRL/H 寄存器写入数据。只有当此位在被置 ‘1’ 并重新由软件清 ‘0’ 后，才会执行写操作。 0: 退出配置模式 (开始更新 RTC 寄存器) 1: 进入配置模式

Bit	Field	Type	Reset	Description
3	RSF	rc_w0	0	寄存器同步标志 (Registers synchronized flag) 每当 RTC_CNT 寄存器和 RTC_DIV 寄存器由软件更新或清 '0' 时, 此位由硬件置 '1'。在 APB1 复位后, 或 APB1 时钟停止后, 此位必须由软件清 '0'。要进行任何的读操作之前, 用户程序必须等待这位被硬件置 '1', 以确保 RTC_CNT、RTCALR 或 RTC_PRL 已经被同步。 0: 寄存器尚未被同步 1: 寄存器已经被同步
2	OWF	rc_w0	0	溢出标志 (Overflow flag) 当 32 位可编程计数器溢出时, 此位由硬件置 '1'。如果 RTC_CRH 寄存器中的 OWIE = 1, 则产生中断。此位只能由软件清 '0'。对此写 '1' 无效 0: 无溢出 1: 32 位可编程计数器溢出
1	ALRF	rc_w0	0	闹钟标志 (Alarm flag) 当 32 位可编程计数器到达了 RTC_ALR 寄存器所设置的预定值, 此位由硬件置 '1'。如果 RTC_CRH 寄存器中的 ALRIE = 1, 则产生中断。此位只能由软件清 '0'。对此位写 '1' 是无效的。 0: 无闹钟 1: 有闹钟
0	SECF	rc_w0	0	秒标志 (Second flag) 当 32 位可编程预分频器溢出时, 此位由硬件置 '1' 同时 RTC 计数器加 1。因此, 此标志为分辨率可编程的 RTC 计数器提供了一个周期性信号 (通常为 1 秒)。如果 RTC_CRH 寄存器 SECIE = 1, 则产生中断。此位只能由软件清除。对此位写 '1' 是无效的。 0: 秒标志条件不成立 1: 秒标志条件成立

RTC 的功能由这个控制寄存器控制。当前一个写操作还未完成时 (RTOFF = 0 时), 不能写 RTC_CR 寄存器。

注:

1. 任何标志位都将保持挂起状态, 直到适当的 RTC_CR 请求位被软件复位, 表示所请求的中断已经被接受。
2. 在复位时禁止所有中断, 无挂起的中断请求, 可以对 RTC 寄存器进行写操作。
3. 当 APB1 时钟不运行时, OWF、ALRF、SECF 和 RSF 位不被更新。
4. OWF、ALRF、SECF 和 RSF 位只能由硬件置位, 由软件来清零。
5. 若 ALRF=1 且 ALRIE=1, 则允许产生 RTC 全局中断。如果在 EXTI 控制寄存器中语序产生 EXTI 线 17 断, 则允许产生 RTC 全局中断和 RTC 闹钟中断。
6. 若 ALRF=1, 如果在 EXTI 控制器中设置了 EXTI 线 17 的中断模式, 则允许产生 RTC 闹钟中断; 如果在 EXTI 控制器中设置了 EXTI 线 17 的时间模式, 则这条线上会产生一个脉冲 (不会产生 RTC 闹钟中断)。

15.4.3 RTC 预分频装载寄存器 (RTC_PRLH/RTC_PRL)

RTC 预分频装载寄存器高位 (RTC_PRLH)

起始地址: 0x40002800

地址偏移量: 0x08

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												PRL[19:16]			
												w	w	w	w

Bit	Field	Type	Reset	Description
15 : 4	保留		0	始终读为 0。
3 : 0	PRL[19:16]	w	0	RTC 预分频器装载值高位 (RTC prescaler reload value high) 根据以下公式, 这些位用来定义计数器的时钟频率: $f_{TR_CLK} = f_{RTCCLK} / (PRL[19: 0] + 1)$ 注: 不推荐使用 0 值, 否则无法正确产生 RTC 中断和标志位。

RTC 预分频装载寄存器低位 (RTC_PRL)

起始地址: 0x40002800

地址偏移量: 0x0C

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRL[15:0]															
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

Bit	Field	Type	Reset	Description
15 : 0	PRL[15:0]	w	0	PRL[15:0]: RTC 预分频装载值低位 根据以下公式, 这些位用来定义计数器的时钟频率: $f_{TR_CLK} = f_{RTCCLK} / (PRL[19: 0] + 1)$

注: 如果输入时钟频率是 32.768KHz(f_{RTCCLK}), 这个寄存器中写入 7FFFh 可获得周期为 1 秒的信号。**15.4.4 预分频器分频因子寄存器 (RTC_DIVH/RTC_DIVL)**

在 TR_CLK 的每个周期里, RTC 预分频器中计数器的值都会被重新设置为 RTC_PRL 寄存器的值。用户可以通过读取 RTC_DIV 寄存器, 以获得预分频计数器的当前值, 而不停止分频计数器的工作, 从而获得精确的时间测量。此寄存器是只读寄存器, 其值在 RTC_PRL 或 RTC_CNT 寄存器中的值发生改变后, 由硬件重新装载。

RTC 预分频器分频因子寄存器高位 (RTC_DIVH)

起始地址: 0x40002800

地址偏移量: 0x10

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
												RTC_DIV[19:16]			
												r	r	r	r
Bit	Field	Type	Reset	Description											
15 : 4	保留		0	始终读为 0。											
3 : 0	RTC_DIV [19:16]	r	0	RTC_DIV[19:16]: RTC 时钟分频器余数高位 (RTC clock divider high)											

RTC 预分频器分频因子寄存器低位 (RTC_DIVL)

起始地址: 0x40002800

偏移地址: 0x14

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RTC_DIV[15:0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
Bit	Field	Type	Reset	Description											
15 : 0	RTC_DIV [15:0]	r	0	RTC_DIV[15:0]: RTC 时钟器余数低位 (RTC clock di- vider low)											

15.4.5 RTC 计数器寄存器 (RTC_CNTH/RTC_CNTL)

RTC 核有一个 32 位可编程的计数器，可通过两个 16 位的寄存器访问。计数器以预分频器产生的 TR_CLK 时间基准为参考进行计数。RTC_CNT 寄存器用于存放计数器的计数值。他们受 RTC_CR 的位 RTOFF 写保护，仅当 RTOFF 值为 ‘1’ 时，允许写操作。在高或低寄存器 (RTC_CNTH 或 RTC_CNTL) 上的写操作，能够直接装载到相应的可编程计数器，并且重新装载 RTC 预分频器。在进行读操作时，直接返回计数器内的计数值 (系统时间)。

RTC 计数器寄存器高位 (RTC_CNTH)

起始地址: 0x40002800

偏移地址: 0x18

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RTC_CNT[31:16]															
rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW	rW

Bit	Field	Type	Reset	Description
15 : 0	RTC_CNT [31:16]	rw	0	RTC_CNT[31:16]: RTC 计数器高位 (RTC counter high) 可通过读 RTC_CNTH 寄存器来获得 RTC 计数器当前值的高位部分。要对此寄存器进行写操作前, 必须先进入配置模式。

RTC 计数器寄存器低位 (RTC_CNTL)

起始地址: 0x40002800

偏移地址: 0x1C

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RTC_CNT[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 0	RTC_CNT [15:0]	rw	0	RTC_CNT[15:0]: RTC 计数器低位。 可通过读 RTC_CNTL 寄存器来获得 RTC 计数器当前值的低位部分。要对此寄存器进行写操作前, 必须先进入配置模式。

15.4.6 闹钟寄存器 (RTC_ALRH/RTC_ALRL)

当可编程计数器的值与 RTC_ALR 中的 32 位值相等时, 即触发一个闹钟事件, 并且产生 RTC 闹钟中断。此寄存器受 RTC_CR 寄存器里的 RTOFF 位写保护, 仅当 RTOFF = 1 时, 允许写操作。

RTC 闹钟寄存器高位 (RTC_ALRH)

起始地址: 0x40002800

偏移地址: 0x20

复位值: 0xFFFF

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RTC_ALR[31:16]															
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

Bit	Field	Type	Reset	Description
15 : 0	RTC_ALR [31:16]	w	0	RTC 闹钟值高位 (RTC alarm high) 此寄存器用来保护由软件写入的闹钟时间的高位部分。 要对此寄存器进行写操作, 必须先进入配置模式。

RTC 闹钟寄存器低位 (RTC_ALRL)

起始地址: 0x40002800

偏移地址: 0x24

复位值: 0xFFFF

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RTC_ALR[15:0]															
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w
Bit	Field	Type	Reset	Description											
15 : 0	RTC_ALR [15:0]	w	0	RTC 计数器低位 (RTC counter low) 此寄存器用来保护由软件写入的闹钟时间的低位部分。 要对此寄存器进行写操作，必须先进入配置模式。											

16 独立看门狗 (IWDG)

16.1 (IWDG 简介)

内置两个看门狗，提供了更高的安全性、时间的精确性和使用的灵活性。两个看门狗设备（独立看门狗和窗口看门狗）可用来检测和解决由软件错误引起的故障；当计数器达到给定的超时值时，触发一个中断（仅适用于窗口型看门狗）或产生系统复位。

独立看门狗（IWDG）由专门的低速时钟（LSI）驱动，即使主时钟发生故障它也仍然有效。窗口看门狗由从 APB1 时钟分频后得到的时钟驱动，通过可配置的时间窗口来检测应用程序非正常的过迟或过早的操作。

IWDG 最适合应用于那些需要看门狗作为一个正在主程序外，能够完全独立工作，并且对时间精度要求低的场合。WWDG 最适合那些要求看门狗在精确计时窗口起作用的应用程序。

16.2 IWDG 主要性能

- 自由运行的递减计数器
- 时钟由独立的振荡器提供（可在停止和待机模式下工作）
- 看门狗被激活后，则在计数器计数至 0x0000 时产生复位。

16.3 IWDG 功能描述

下图为独立看门狗模块的功能框图。

在键寄存器（IWDG_KR）中写入 0xCCCC。开始启动独立看门狗；此时计数器开始从其复位值 0xFFFF 递减计数。当计数器计数到末尾 0x000 时，会产生一个复位信号（IWDG_RESET）。无论何时，只要在键寄存器 IWDG_KR 中写入 0xAAAA，IWDG_RLR 中的值就会被重新加载到计数器，从而避免产生看门狗复位。




图 134. 独立看门狗框图

注：看门狗功能处于 V_{DD} 供电区，即在停机和待机模式时仍能正常工作。

表 62. 看门狗超时时间 (40KHz 的输入时钟 (LSI))

预分频系数	PR[2:0] 位	最短时间 RL[11:0]=0x000	最长时间
/4	0	0.1	409.6
/8	1	0.2	819.2

预分频系数	PR[2:0] 位	最短时间 RL[11:0]=0x000	最长时间
/32	3	0.8	3276.8
/64	4	1.6	6553.6
/128	5	3.2	13107.2
/256	(6 或 7)	6.4	26214.4

注：这些时间是按照 40KHz 时钟给出。实际上，MCU 内部的振荡器频率会再 30KHz 到 60KHz 之间变化。

此外，即使振荡器的频率是精确的，确切的时序仍然依赖于 APB 接口时钟与振荡器时钟之间的相位差，因此总会有一个完整的振荡器周期是不确定的。

16.3.1 硬件看门狗

如果用户在选择字节中（请参考“嵌入式闪存”章节）启动了‘硬件看门狗’功能，在系统上电复位后，看门狗会自动开始运行；如果在计数器计数结束前，若软件没有向键寄存器写入相应的值，则系统会产生复位。

16.3.2 寄存器访问保护

IWDG_PR 和 IWDG_RLR 寄存器具有写保护功能。要修改这两个寄存器的值，必须先向 IWDG_KR 寄存器中写入 0x5555。以不同的值写入这个寄存器将会打乱操作顺序，寄存器将重新被保护。重装载操作（即写入 0xAAAA）也会启动写保护功能。

状态寄存器指示预分频值和递减计数器是否正在被更新。

16.3.3 调试模式

当微控制器进入调试模式时（CPU 核心停止），根据调试模块中的 DBG_IWDG_STOP 配置位的状态，IWDG 的计数器能够继续工作或停止。详见调试模块的章节。

16.4 IWDG 寄存器描述

表 63. IWDG 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	IWDG_KR	键寄存器	0x00000000	小节 16.4.1
0x04	IWDG_PR	预分频寄存器	0x00000000	小节 16.4.2
0x08	IWDG_RLR	重装载寄存器	0x00000FFF	小节 16.4.3
0x0C	IWDG_SR	状态寄存器	0x00000000	小节 16.4.4

16.4.1 键寄存器 (IWDG_KR)

起始地址：0x40003000

地址偏移：0x00

复位值：0x0000 0000（在待机模式复位）

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEY[15:0]															
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

Bit	Field	Type	Reset	Description
31 : 16	Reserved			始终读为 0。
15 : 0	KEY[15:0]	w	0	键值（只写寄存器，读出值为 0x0000）（Key value） 软件必须以一定的间隔写入 0xAAAA，否则，当计数器为 0 时，看门狗会产生复位。写入 0x5555 表示允许访问 IWDG_PR 和 IWDG_RLR 寄存器。写入 0xCCCC，启动看门狗工作（若选择了硬件看门狗则不受此命令字限制）。

16.4.2 预分频寄存器 IWDG_PR

起始地址：0x40003000

地址偏移：0x04

复位值：0x0000 0000（在待机模式复位）

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PR[2:0]		
													r/w	r/w	r/w

Bit	Field	Type	Reset	Description
31 : 3	Reserved			始终读为 0。
2 : 0	PR[2:0]	r/w	0	预分频因子（Prescaler divider） 这些位具有写保护设置。通过设置这些位来选择计数器时钟的预分频因子。要改变预分频因子，IWDG_SR 寄存器的 PVU 位必须为 0。 000：预分频因子 = 4 100：预分频因子 = 64 001：预分频因子 = 8 101：预分频因子 = 128 010：预分频因子 = 16 110：预分频因子 = 256 011：预分频因子 = 32 111：预分频因子 = 256 注意：对此寄存器进行读操作，将从 V _{DD} 电压域返回预分频值。如果写操作正在进行，则读回的值可能是无效的。因此，只有对那个 IWDG_SR 寄存器的 PUV 位为 0 时，读出的值才有效。

16.4.3 重载寄存器 (IWDG_RLR)

起始地址：0x40003000

地址偏移：0x08

复位值：0x0000 0FFF（在待机模式复位）

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				RL[11: 0]											
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31 : 12	Resvered			始终读为 0。
11 : 0	RL[11:0]	rw	FFFh	看门狗计数器重载值（Watchdog counter reload value） 这些位具有写保护。用于定义看门狗计数器的重载值，每当向 IWDG_KR 寄存器写入 0xAAAA 时，重载值会被传送到计数器中。随后计数器从这个值开始递减计数。看门狗超时周期可通过次重载值和时钟预分频值来计算。 注：对此寄存器进行读操作，将从 V_{DD} 电压域返回预分频值。如果写操作正在进行，则读回的值可能是无效的。因此，只有当 IWDG_SR 寄存器的 RUV 位为 0 时，读出的值才有效。

16.4.4 状态寄存器 (IWDG_SR)

起始地址：0x40003000

地址偏移：0x0C

复位值：0x0000 0000（待机模式时不复位）

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														RVU	PVU
														r	r

Bit	Field	Type	Reset	Description
31 : 2	Resvered			始终读为 0。

Bit	Field	Type	Reset	Description
1	RVU	r	0	看门狗计数器重装载值更新（Watchdog counter reload value update） 此位由硬件置‘1’用来指示重装载值的更新正在进行中。当在 V_{DD} 域中的重装载更新结束后，此位由硬件清‘0’（最多需要 5 个 40KHz 的振荡器周期）重装载值只有在 RVU 位被清‘0’后才可更新。
0	PVU	r	0	看门狗预分频更新（Watchdog prescaler value update） 此位由硬件置‘1’用来指示预分频值的更新正在进行中。当在 V_{DD} 域中的预分频值更新结束后，此位由硬件清‘0’（最多需要 5 个 40KHz 的振荡器周期）预分频值只有在 RVU 位被清‘0’后才可更新。

注：如果在应用程序中使用多个重装载值或预分频值，则必须在 RVU 位被清除后才能重新改变预装载值，在 PVU 位被清除后才能重新改变预分频值。然而，在预分频和/或重装值更新后，不必等待 RVU 或 PVU 复位，可以继续执行下面的代码。（即使在低功耗模式下，次写操作仍会被继续执行完成）

17 窗口看门狗 (WWDG)

17.1 WWDG 简介

窗口看门狗通常被用来监测由外部干扰或不可预见的逻辑条件造成的应用程序背离正常的运行序列而产生的软件故障。除非递减计数器的值在 T6 位变成 0 前被刷新，看门狗电路在达到预置的时间周期时，会产生一个 MCU 复位。在递减计数器达到窗口寄存器数值之前，如果 7 位的递减计数器数值 (在控制寄存器中) 被刷新，那么也将产生一个 MCU 复位。这表明递减计数器需要在一个有限的时间窗口中被刷新。

17.2 WWDG 主要特征

- 可编程的自由运行递减计数器
- 条件复位：
 - 当递减计数器的值小于 0x40，(若看门狗被启动) 则产生复位。
 - 当递减计数器在窗口外被重新装载，(若看门狗被启动) 则产生复位
- 如果启动了看门狗并且允许中断，当递减计数器等于 0x40 时产生早期唤醒中断 (EWI)，它可以被用于重装计数器以避免 WWDG 复位。

17.3 WWDG 功能描述

如果看门狗被启动 (WWDG_CR 寄存器中的 WDGA 位被置 '1')，并且当 7 位 (T[6: 0]) 递减计数器从 0x40 翻转到 0x3F (T6 位清零) 时，则产生一个复位。如果软件在计数器值大于窗口寄存器中的数值时重新装载计数器，将产生一个复位。




图 135. 看门狗框图

应用程序在正常运行过程中必须定期地写入 WWDG_CR 寄存器以防止 MCU 发生复位。只有当计数器值小于窗口寄存器的值时，才能进行写操作。储存在 WWDG_CR 寄存器中的数值必须在 0xFF 和 0xC0 之间：

- 启动看门狗

在系统复位后，看门狗总是处于关闭状态，设置 WWDG_CR 寄存器的 WDGA 位能够开启看门狗，随后它不能再被关闭，除非发生复位。

- 控制递减计数器

递减计数器处于自由运行状态，即使看门狗被禁止，递减计数器仍继续递减计数。当看门狗被启用时，T6 位必须被设置，以防止立即产生一个复位。

T[5: 0] 位包含了看门狗产生复位之前的计时数目；复位前的延时时间在一个最小值和一个最大值之间变化，这是因为写入 WWDG_CR 寄存器时，预分频值是未知的。

配置寄存器 (WWDG_CFR) 中包含窗口的上限值：要避免产生复位，递减计数器必须在其值小于窗口寄存器的数值并且大于 0x3F 时被重新装载，上图描述了窗口寄存器的工作过程。


另一个重装载计数器的方法是利用早期唤醒中断 (EWI)。设置 WWDG_CFR 寄存器中的 WEI 位开启该中断。当递减计数器到达 0x40 时，则产生此中断，相应的中断服务程序 (ISR) 可以用来加载计数器以防止 WWDG 复位。在 WWDG_SR 寄存器中写 '0' 可以清除该中断。

注：可以用 T6 位可以被用来产生一个软件复位 (WDGA 位被置位，T6 位清零)

17.4 如何编写看门狗超时程序

下图显示了装载到看门狗计数器 (CNT) 中的 6 位计数值和看门狗的延迟时间之间的线性关系 (以 mS 为单位)。此图可用来做为快速计算的参考，而未将时间的偏差考虑在内。如果需要更高的精度，可以使用下图提供的计算公式。

警告：当写入 WWDG_CR 寄存器时，始终置 T6 位为 '1' 以避免立即产生一个复位。



计算超时的公式如下：

$$T_{\text{WWDG}} = T_{\text{PCLK1}} \times 4096 \times 2^{\text{WDGTB}} \times (T[5:0] + 1) \quad (\text{mS})$$

其中：

T_{WWDG} : WWDG超时时间

T_{PCLK1} : APB1以mS为单位的时钟间隔

在PCLK1 = 36MHz时的最小-最大超时值

WDGTB	最小超时值	最大超时值
0	113μS	7.28mS
1	227μS	14.56mS
2	455μS	29.12mS
3	910μS	58.25mS

399420

图 136. 窗口看门狗时序图

17.5 调试模式

当微控制器进入调试模式时 (CPU 核心停止), 根据调试模块中的 DBG_WWDG_STOP 配置位的状态, WWDG 的计数器能够继续工作或停止。详见有关调试模块的章节。

17.6 WWDG 寄存器描述

表 64. WWDG 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	WWDG_CR	控制寄存器	0x0000007F	小节 17.6.1
0x04	WWDG_CFR	配置寄存器	0x0000007F	小节 17.6.2
0x08	WWDG_SR	状态寄存器	0x00000000	小节 17.6.3

17.6.1 控制寄存器 (WWDG_CR)

起始地址: 0x40002C00

地址偏移: 0x00

复位值: 0x7F

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								WDGA	T[6:0]						
								rw	rw						

Bit	Field	Type	Reset	Description
31: 8	Reserved			保留, 始终读为 0
7	WDGA	rw	000h	激活位 (Activation bit) 此位由软件置 '1', 但仅能由硬件在复位后清 '0'。当 WDGA = 1 时, 看门狗可以产生复位。 0: 禁止看门狗 1: 启动看门狗
6: 0	T[6: 0]	rw	7Fh	7 位计数器 (MSB 至 LSB)(7 - bit counter) 这些位用来存储看门狗的计数器值。每 (4096x2WDGTB) 个 PCLK1 周期减 1。当计数器值从 40h 变为 3Fh 时 (T6 变成 0), 产生看门狗复位。

17.6.2 配置寄存器 (WWDG_CFR)

起始地址: 0x40002C00

地址偏移: 0x04

复位值: 0x7F

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						EWI	WDGTB		W[6:0]						
						rw	rw		rw						

Bit	Field	Type	Reset	Description
31: 10	Reserved			保留，始终读为 0
9	EWI	rw	000h	提前唤醒中断 (Early wakeup interrupt) 此位若置 ‘1’，则当计数器值达到 40h，即产生中断。 此中断只能由硬件在复位后清除。
8: 7	WDGTB[1: 0]	rw	000h	时基 (Timer base) 预分频器的时基可根据如下修改： 00: CK 计时器时钟 (PCLK1 除以 4096) 除以 1 01: CK 计时器时钟 (PCLK1 除以 4096) 除以 2 10: CK 计时器时钟 (PCLK1 除以 4096) 除以 4 11: CK 计时器时钟 (PCLK1 除以 4096) 除以 8
6: 0	W[6: 0]	rw	7Fh	7 位窗口值 (7-bit window value) 这些位包含了用来与递减计数器进行比较用的窗口值。

17.6.3 状态寄存器 (WWDG_SR)

起始地址: 0x40002C00

地址偏移: 0x08

复位值: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														EWIF	
														rc_w0	

Bit	Field	Type	Reset	Description
31: 1	Reserved			保留，始终读为 0
0	EWIF	rc_w0	000h	提前唤醒中断标志 (Early wakeup interrupt flag) 当计数器值达到 40h 时，此位由硬件置 ‘1’。它必须通过软件写 ‘0’ 来清除。对此位写 ‘1’ 无效。若中断未被使能，此位也会被置 ‘1’。

18 USB 全速设备接口 (USB)

18.1 USB 介绍


USB 外设实现了 USB2.0 全速总线和 APB1 总线间的接口。

USB 外设支持 USB 挂起/恢复操作，可以停止设备时钟实现低功耗。

18.2 USB 主要特征

- 符合 USB2.0 全速设备的技术规范
- 支持全速 12M 模式
- 一个控制传输端点和四个独立的通用端点用于中断传输和批量传输。
- 控制、批量以及中断传输最大可传输 64 字节的包。
- CRC（循环冗余校验）生成/校验，反向不归零（NRZI）编码/解码和位填充
- 支持 USB 挂起/恢复操作
- 支持 DMA 传输

下图是 USB 外设的方框图：



123456

图 137. USB 方框图

18.3 USB 功能描述

USB 模块为 PC 主机和微控制器所实现的功能之间提供了符合 USB 规范的通信连接。PC 主机和微控制器之间的数据传输是通过数据缓冲区来完成的，USB 模块同 PC 主机通信，根据 USB 规范实现令牌分组的检测，数据发送/接收的处理，和握手分组的处理。整个传输的格式由硬件完成，其中包括 CRC 的生成和校验。

每个端点都有一个 64 字节缓冲区描述块，且该缓冲区是在 USB 模块内部，不能被 CPU 访问的。当 USB 模块识别出一个有效的功能/端点的令牌分组时，（如果需要传输数据并且端点已配置）随之发生相关的数据传输。USB 模块通过一个内部的寄存器实现端口与专用缓冲区的数据交换。在所有的数据传输完成后，如果需要，则根

数据传输的方向，发送或接收适当的握手分组。

在数据传输结束时，USB 模块将触发与端点相关的中断，通过读状态寄存器和/或者利用不同的中断处理程序，微控制器可以确定：

- 主机请求的传输类型
- 哪个端点需要得到服务
- 产生如正在进行的是哪种类型的传输
- 端点的应答
- 传输是否完成

在任何不需要使用 USB 模块的时候，通过写 USB_POWER 寄存器总可以使 USB 模块置于低功耗模式 (SUSPEND 模式)。在这种模式下，不产生任何动态电流消耗，同时 USB 时钟也会减慢或停止。通过对 USB 线上数据传输的检测，可以在低功耗模式下唤醒 USB 模块，也可以通过软件设置直接唤醒 USB 系统，还可以将一特定的中断输入源直接连接到唤醒引脚上，以使系统能立即恢复正常的时钟系统，并支持直接启动或停止时钟系统。

18.3.1 USB 功能模块描述

USB 模块包含 8 位宽的 320 字节大小的 FIFO，每个端点有 64 字节 FIFO。在 APB1 总线上，每个寄存器或者存储数据使用总线 32 位宽的低 8 位。

USB 模块包含以下几种寄存器：

- USB 寄存器。用于配置 USB 参数以及查询状态
- 端点状态寄存器
- 端点设置寄存器
- Setup 数据寄存器，存储 SETUP 包的数据。
- 端点数据控制寄存器，控制数据流。

APB1 总线或者 DMA 往数据端口写数据或者读数据，FIFO 数据个数就会增加或者递减。只有在端点接收和发送数据成功后，FIFO 指针才会变化。每个端点有一个 FIFO 的数据寄存器，作为写入或者读出 FIFO 的入口地址。每个端点还有专门的寄存器可以查询当前 FIFO 内有效数据个数。

只有端点 1 和端点 2 支持 DMA 传输。

18.4 编程中需要考虑的问题

下面的章节中，将介绍 USB 模块和应用程序之间的交互过程，有利于简化应用程序的开发。

18.4.1 USB 传输概述

下面显示了包、事物以及传输三者之间的关系。

包 (Packet) 是 USB 系统中信息传输的基本单元，所有数据都是经过打包后在总线上传输的。

基本的 USB 包如下所示，如令牌包，数据包以及握手包。




图 138. 包的基本格式

在 USB 上的数据信息的一次接收或发送的处理过程称为事务（Transaction）。事务处理的类型包括输入（IN）事务处理、输出（OUT）事务处理、设置（SETUP）事务处理等。




图 139. USB 事务

下图描述了一个端点的完整的传输过程。对于批量/控制传输，一个传输必须在上一次传输结束后开始。




图 140. USB 传输

当 USB 控制器开始工作，USB 处于 IDLE 状态，然后等待总线命令。当接收到一个总线命令，如复位、设置

等，就会产生一个中断，CPU 查询该命令类型。例如，如果命令是复位，CPU 就会清零和复位所有可编程的状态。如果是传输请求命令，CPU 就会写/读 USB 控制器 FIFO 中的数据。对于输入的批量传输或者控制传输，当 CPU 或者 DMA 准备好数据后，CPU 会发送一个 ACK 握手信号或者 STALL 握手信号来结束传输。对于批量传输输出，当数据放入到相应的 FIFO 后，USB 会自动发送 ACK 信号。

传输中当数据大小超过最大包的大小时，会将数据分割成超过一个包传输，否则只会传输一个包。

18.4.2 USB 枚举

主机以控制传输的方式，通过端点 0 对设备发送各种请求，设备收到主机发来的请求后恢复相应的信息，进行枚举操作。

系统上电复位后，首先配置 USB 控制器：

1. 设置端点使能位
2. 打开复位和端点中断
3. 打开连接位（USB_TOP 寄存器的 CONNECT 位）




图 141. 枚举过程

当端点 0 接收到 SETUP 包，系统将会读取设置的 8 个字节数据从而决定下个步骤。对于 SetAddress 描述符，USB 控制器将会自动载入新地址。

枚举过程中，第一个来回的分析：

检测到设备，主机发总线复位。这个复位与 USB 上电复位和系统复位是不同的。这个是 SIE 根据总线状态通知用户的一种复位。设备产生复位中断，如何处理由设备固件程序决定。

主机发起第一个控制传输：

1. 主机 SETUP 包（发往地址 0 端点 0）、主机数据包（请求设备描述符）、设备握手包 ACK。
设备产生端点 0 数据输出中断，固件程序要根据数据包中的主机要求做好准备，这里是在端点 0 输入缓冲区准备好设备描述符。
2. 数据过程，主机先发一个 IN 令牌包、设备发一个数据包（这个数据已经准备好，SIE 收到 IN 令牌后，直接送到总线上，用户此时不干预）、主机发 ACK 包。
此时 SIE 产生端点 0 数据输入中断，表明主机已经取走了设备所准备的数据，用户也可以在该中断处理程序中作自己的处理。（SIE 指串行接口引擎，是所有 USB 控制器内部的‘核心’。SIE 负责处理底层协议，如填充位，CRC 生成和校验，并可发出错误报告。SIE 的主要任务是将低级信号转换成字节，以供控制器使用）

此时，主机只接受一次数据，最少 8 个字节。如果用户数据没有发完，又在控制端点输入缓冲区，准备了数据，主机也不理会。

3. 状态过程：主机发 OUT 包（通知设备要输出）、主机发 0 字节状态数据包（这个是 0 字节，表明自己收到设备描述符）、设备发握手 ACK 包。

此时设备不会产生端点 0 数据输出中断，此时没有数据。

枚举过程中，第二个来回：设置地址。

第一个来回成功以后，主机再次复位总线。进入地址设置控制传输阶段。

1. 主机 SETUP 包（发往地址 0 端点 0）、主机数据包（请求设置地址）、设备握手包 ACK。所以 SETUP 包后面都会跟一个表明主机 SETUP 目的的数据包，要么 GET，要么 SET。

设备产生端点 0 数据输出中断，固件程序要根据数据包中的主机要求做好准备，这里是在根据主机发来的地址写入自己的地址控制寄存器。

2. 数据过程，本次传输没有数据。

3. 状态过程：主机发 IN 包（通知设备要返回数据）、设备发 0 字节状态数据包（表明地址设置已经成功）、主机发握手 ACK 包（地址设置已经生效）。

此时设备不会产生端点 0 数据输入中断，此时没有数据。

枚举过程中，第三个来回：主机使用新地址获取完整的设备描述符。

主机采用新地址发起第一个控制传输：

1. 主机 SETUP 包（发往新的地址端点 0）、主机数据包（请求设备描述符）、设备握手包 ACK。

设备产生端点 0 数据输出中断，固件程序要根据数据包中的主机要求做好准备，这里是在端点 0 输入缓冲区准备好设备描述符。

2. 数据过程，主机先发一个 IN 令牌包、设备发一个数据包（这个数据已经准备好，SIE 收到 IN 令牌后，直接送到总线上，用户此时不干预）、主机发 ACK 包。

此时 SIE 产生端点 0 数据输入中断，表明主机已经取走了设备所准备的数据，用户可以该中断处理程序中要做如下处理：如果一次没有将描述符送完，要再次将剩下的内容填充端点 0 输入缓冲区。

第二次数据传输：主机再发一个 IN 令牌包、设备发一个数据包、主机发 ACK 包。


此时 SIE 再次产生端点 0 数据输入中断，如果数据已经发完了。这里就不处理了。进入状态过程。

3. 状态过程：主机发 OUT 包（通知设备要输出）、主机发 0 字节状态数据包（表明自己收到设备描述符）、设备发握手 ACK 包。

18.4.3 USB 传输处理

系统需要设置一个无操作的循环来等待 USB 主机的请求。USB 主机的请求会设置一个中断位，系统通过不断查询中断位或者进入中断服务程序从而跳出循环。当系统检测到中断位时，跳到相应的子程序中处理。

下图是一个典型的 USB 传输的流程图：



123456

图 142. USB 传输流程图

18.4.4 IN 令牌包

当接收到一个主机发过来的 IN 请求时，如果收到 NACK 应答，USB 主机将重发 IN 请求直到该端点确认请求有效。如果接收到的地址和一个配置好的端点地址相符合的话，可以按照下面步骤：

1. 如果 FIFO 中的数据小于寄存器 EPX_CTRL[6:0] 中设置的大小，或者 EPX_CTRL[7] 未设为 1，USB 模块会自动发送 NACK，直到数据准备好。
2. CPU 收到 IN_NACK 状态。
3. CPU 把数据写入 FIFO。
4. CPU 在 EPX_CTRL 寄存器设置待发送的数据大小和发送使能。
5. USB 模块在收到下一个 IN 请求的时候自动发送 FIFO 中的数据发送。最后一个数据字节发送完成后，自动发送计算好的 CRC。
6. CPU 会收到 IN_ACK 状态，并且在发送结束后收到 END 状态。
7. 如果端点未使能，或者 EP_HALT 寄存器设置暂停，USB 模块会应答 IN_STALL 而不发送数据。

18.4.5 OUT 令牌包

当接收到一个主机发过来的 OUT 请求时，如果收到 NACK 应答，USB 主机会重发 OUT 请求直到该端点确认请求有效。如果接收到的地址和一个配置好的端点地址相符合的话，可以按照下面步骤：

1. 如果 FIFO 中的空间小于主机发过来的包的大小，USB 模块会自动发送 NACK，直到 CPU 把数据从 FIFO 中取走。
2. CPU 会收到 OUT_ACK 状态。
3. CPU 从 FIFO 读数据。
4. 如果端点未使能，或者 EP_HALT 寄存器设置暂停，USB 模块会应答 OUT_STALL 而不发送数据。

18.5 USB 寄存器描述

表 65. USB 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	USB_TOP	USB TOP 寄存器	0x00	小节 18.5.1
0x04	USB_INT_STATE	USB 中断状态寄存器	0x02	小节 18.5.2
0x08	EP_INT_STATE	USB 端点中断状态寄存器	0x00	小节 18.5.3
0x0C	EP0_INT_STATE	USB 端点 0 中断状态寄存器	0x00	小节 18.5.4
0x10	USB_INT_EN	USB 中断使能寄存器	0x00	小节 18.5.5
0x14	EP_INT_EN	USB 端点中断使能寄存器	0x00	小节 18.5.6
0x18	EP0_INT_EN	USB 端点 0 中断使能寄存器	0x00	小节 18.5.7
0x20~0x2C	EPX_INT_STATE	USB 端点 X 中断状态寄存器	0x00	小节 18.5.8
0x40~0x4C	EPX_INT_EN	USB 端点 X 中断使能寄存器	0x00	小节 18.5.9
0x60	USB_ADDR	USB 地址寄存器	0x00	小节 18.5.10
0x64	EP_EN	USB 端点使能寄存器	0x00	小节 18.5.11
0x78	TOG_CTRL1_4	USB 数据翻转控制寄存器	0x00	小节 18.5.12
0x80~0x9C	SETUPX	USB 设置包数据寄存器	0x00	小节 18.5.13
0xA0	PACKET_SIZE	USB 传输包大小寄存器	0x40	小节 18.5.14
0x100 ~ 0x110	EPX_AVAIL	USB 端点 X 有效数据寄存器	0x00	小节 18.5.15

Offset	Acronym	Register Name	Reset	Section
0x140 ~ 0x150	EPX_CTRL	USB 端点 X 控制寄存器	0x00	小节 18.5.16
0x160 ~ 0x170	EPX_FIFO	USB 端点 X FIFO 寄存器	0x00	小节 18.5.17
0x184	EP_DMA	USB 端点 DMA 使能寄存器	0x00	小节 18.5.18
0x188	EP_HALT	USB 端点暂停寄存器	0x00	小节 18.5.19
0x1C0	USB_POWER	USB 功耗控制寄存器	0x00	小节 18.5.20

18.5.1 USB TOP 寄存器 (USB_TOP)

起始地址: 0x40005C00

地址偏移: 0x00

复位值: 0x0000 0002

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								ACTIVE	DP/DM STATE	SUSPEND	RESET	Res.	CONNECT	SPEED	
								rw	r	r	rw		rw	rw	

Bit	Field	Type	Reset	Description
15 : 8	Reserved		0	始终读为 0。
7	ACTIVE	rw	0	USB 总线活跃状态 (USB bus is active) 0: USB 总线不活跃 1: USB 总线活跃
6 : 5	DP/DM STATE	r	0	USB DP/DM 线当前状态 (Current USB DP/DM line state)
4	SUSPEND	r	0	USB suspend 状态 (USB suspend state) 该位监控控制器状态与 APB_POWER 寄存器无关。 0: 控制器处于工作状态 1: 控制器处于挂起状态
3	RESET	rw	0	复位 USB 控制器的端点和 FIFO (Reset EP and FIFO in USB controller) 0: 不复位 1: 复位 注意, 该位置位后需要软件清零。
2	Reserved		0	始终读为 0。
1	CONNECT	rw	1	USB 连接状态 (USB connection) 0: 断开连接 1: 连接

Bit	Field	Type	Reset	Description
0	SPEED	rw	0	设置 USB 速率 0: 全速传输 1: 低速传输

18.5.2 USB 中断状态寄存器 (USB_INT_STATE)

起始地址: 0x40005C00

地址偏移: 0x04

复位值: 0x0000 0002

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											EP INTF	SOFF	RESUM F	SUS PENDF	RSTF
											r	rc_w1	rc_w1	rc_w1	rc_w1

Bit	Field	Type	Reset	Description
15 : 5	Reserved		0	始终读为 0。
4	EPINTF	r	0	端点中断标志位 (EP interrupt received) 任何一个端点产生中断时, 该位被置 '1'。具体参考 EP_INT_STATE 描述。该位只读。
3	SOFF	rc_w1	0	SOF 检测标志位 (BUS received) 当 SOF 被检测到时, 该位被置 '1'。写 '1' 清除。
2	RESUMF	rc_w1	0	唤醒标志位 (BUS resume received) 当 USB 总线被激活, 该位被置 '1'。写 '1' 清除。
1	SUSPENDF	rc_w1	1	USB 总线挂起标志位 (BUS suspend received) 当检测到总线上挂起状态时, 该位被置 '1'。写 '1' 清除。
0	RSTF	rc_w1	0	USB 总线复位请求标志位 (BUS reset received) 当总线的复位信号输入被检测到, 该位被置 '1'。写 '1' 清除。

18.5.3 USB 端点中断状态寄存器 (EP_INT_STATE)

起始地址: 0x40005C00

地址偏移: 0x08

复位值: 0x0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											EP4F	EP3F	EP2F	EP1F	EP0F
											r	r	r	r	r

Bit	Field	Type	Reset	Description
15 : 7	Reserved		0	始终读为 0。
4	EP4F	r	0	端点 4 中断标志位 (EP4 interrupt received)
3	EP3F	r	0	端点 3 中断标志位 (EP3 interrupt received)
2	EP2F	r	0	端点 2 中断标志位 (EP2 interrupt received)
1	EP1F	r	0	端点 1 中断标志位 (EP1 interrupt received)
0	EP0F	r	0	端点 0 中断标志位 (EP0 interrupt received)

18.5.4 USB 端点 0 中断状态寄存器 (EP0_INT_STATE)

起始地址: 0x40005C00

地址偏移: 0x0C

复位值: 0x0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								OUT-STALLF	OUT-ACKF	OUT-NACKF	IN-STALLF	IN-ACKF	IN-NACKF	END	SET UP
								rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1

Bit	Field	Type	Reset	Description
15 : 8	Reserved		0	始终读为 0。
7	OUT-STALL	rc_w1	0	OUT 包应答 STALL 标识 (OUT-STALL received) 端点接收来自主机的 OUT 包后, 控制器应答 STALL。在寄存器 EP_HALT[0] 设置为 '1' 且 EP0_CTRL[7] 使能时, USB 控制器会应答 STALL。 写 '1' 清除。
6	OUT-ACK	rc_w1	0	OUT 包应答 ACK 标识 (OUT-ACK received) 端点 0 接收来自主机的 OUT 包后, FIFO 有足够的空间, 主机完成当前传输。USB 控制器自动应答 ACK。 写 '1' 清除。
5	OUT-NACK	rc_w1	0	OUT 包应答 NACK 标识 (OUT-NACK received) 端点接收来自主机的 OUT 包后, 但此时没有足够空间存储来自主机发送的数据。USB 控制器自动应答 NACK。 写 '1' 清除。
4	IN-STALL	rc_w1	0	IN 包应答 STALL 标识 (IN-STALL received) 端点接收来自主机的 IN 包后, 控制器应答 STALL。在寄存器 EP_HALT[0] 设置为 '1' 且 EP0_CTRL[7] 使能时, USB 控制器会应答 STALL。 写 '1' 清除。

Bit	Field	Type	Reset	Description
3	IN-ACK	rc_w1	0	IN 包应答 ACK 标识 (IN-ACK received) 端点接收来自主机的 IN 包后, FIFO 中有足够的数据, 主机完成当前传输。USB 控制器自动应答 ACK。 写 ‘1’ 清除。 端点接收来自主机的 IN 包后主机完成当前传输置位该位。
2	IN-NACK	rc_w1	0	IN 包应答 NACK 标识 (IN-NACK received) 端点接收来自主机的 IN 包后, 但此时没有足够数据完成当前传输。USB 控制器自动应答 NACK。 写 ‘1’ 清除。
1	END	rc_w1	0	传输完成标识 (Status stage finished) 端点传输完成时, 该位被置 ‘1’。写 ‘1’ 清除。
0	SETUP	rc_w1	0	接收到 SETUP 包标识 (SETUP packet received) 置位后可以从寄存器 SETUP0 ~ 7 读取 SETUP 包的内容。 写 ‘1’ 清除。

18.5.5 USB 中断使能寄存器 (USB_INT_EN)

起始地址: 0x40005C00

地址偏移: 0x10

复位值: 0x0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								INT MASK	Reserved	EPIE	SOF IE	RESUM IE	SUSPEND IE	RST IE	
								rw		rw	rw	rw	rw	rw	

Bit	Field	Type	Reset	Description
15 : 8	Reserved		0	始终读为 0。
7	INTMASK	rw	0	中断屏蔽位 1, 各中断寄存器中断标志位受对应的中断使能寄存器中中断使能标志位的控制 0, 各中断寄存器中断标志位不受对应的中断使能寄存器中中断使能标志位的控制
6 : 5	Reserved		0	始终读为 0。
4	EPIE	rw	0	端点中断使能位 (EP interrupt enable)
3	SOFIE	rw	0	SOF 检测中断使能位 (SOF interrupt enable)
2	RESUMIE	rw	0	唤醒中断使能位 (BUS resume interrupt enable)
1	SUSPENDIE	rw	0	USB 总线挂起中断使能位 (BUS suspend interrupt enable)
0	RSTIE	rw	0	USB 总线复位中断使能位 (BUS reset interrupt enable)

Bit	Field	Type	Reset	Description
-----	-------	------	-------	-------------

18.5.6 USB 端点中断使能寄存器 (EP_INT_EN)

起始地址: 0x40005C00

地址偏移: 0x14

复位值: 0x0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											EP4IE	EP3IE	EP2IE	EP1IE	EP0IE
											rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 5	Reserved		0	始终读为 0。
4	EP4IE	rw	0	端点 4 中断使能位 (EP4 interrupt enable)
3	EP3IE	rw	0	端点 3 中断使能位 (EP3 interrupt enable)
2	EP2IE	rw	0	端点 2 中断使能位 (EP2 interrupt enable)
1	EP1IE	rw	0	端点 1 中断使能位 (EP1 interrupt enable)
0	EP0IE	rw	0	端点 0 中断使能位 (EP0 interrupt enable)

18.5.7 USB 端点 0 中断使能寄存器 (EP0_INT_EN)

起始地址: 0x40005C00

地址偏移: 0x18

复位值: 0x0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								OUT-STALLIE	OUT-ACKIE	OUT-NACKIE	IN-STALLIE	IN-ACKIE	IN-NACKIE	ENDIE	SET UPIE
								rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 8	Reserved		0	始终读为 0。
7	OUT-STALLIE	rw	0	OUT 包应答 STALL 中断使能位 (OUT-STALL interrupt enable)
6	OUT-ACKIE	rw	0	OUT 包应答 ACK 中断使能位 (OUT-ACK interrupt enable)
5	OUT-NACKIE	rw	0	OUT 包应答 NACK 中断使能位 (OUT-NACK interrupt enable)
4	IN-STALLIE	rw	0	IN 包应答 STALL 中断使能位 (IN-STALL interrupt enable)
3	IN-ACKIE	rw	0	IN 包应答 ACK 中断使能位 (IN-ACK interrupt enable)

Bit	Field	Type	Reset	Description
2	IN-NACKIE	rw	0	IN 包应答 NACK 中断使能位 (IN-NACK interrupt enable)
1	ENDIE	rw	0	传输完成中断使能位 (Status stage finished interrupt enable)
0	SETUPIE	rw	0	接收到 SETUP 包中断使能位 (SETUP packet interrupt enable)

18.5.8 USB 端点 X 中断状态寄存器 (EPX_INT_STATE) (X = 1 ~ 4)

起始地址: 0x40005C00

地址偏移: 0x20 ~ 0x2C

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								OUT-STALLF	OUT-ACKF	OUT-NACKF	IN-STALLF	IN-ACKF	IN-NACKF	END	Res.
								rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	

Bit	Field	Type	Reset	Description
15 : 8	Reserved		0	始终读为 0。
7	OUT-STALL	rc_w1	0	OUT 包应答 STALL 标识 (OUT-STALL received) 端点接收来自主机的 OUT 包后, 控制器应答 STALL。在寄存器 EP_HALT[x] 设置为 '1' 且 EPx_CTRL[7] 使能时, USB 控制器会应答 STALL。 写 '1' 清除。
6	OUT-ACK	rc_w1	0	OUT 包应答 ACK 标识 (OUT-ACK received) 端点 x 接收来自主机的 OUT 包后, FIFO 有足够的空间, 主机完成当前传输。USB 控制器自动应答 ACK。 写 '1' 清除。
5	OUT-NACK	rc_w1	0	OUT 包应答 NACK 标识 (OUT-NACK received) 端点接收来自主机的 OUT 包后, 但此时没有足够空间存储来自主机发送的数据。USB 控制器自动应答 NACK。 写 '1' 清除。
4	IN-STALL	rc_w1	0	IN 包应答 STALL 标识 (IN-STALL received) 端点接收来自主机的 IN 包后, 控制器应答 STALL。在寄存器 EP_HALT[x] 设置为 '1' 且 EPx_CTRL[7] 使能时, USB 控制器会应答 STALL。 写 '1' 清除。

Bit	Field	Type	Reset	Description
3	IN-ACK	rc_w1	0	IN 包应答 ACK 标识 (IN-ACK received) 端点接收来自主机的 IN 包后, FIFO 中有足够的数据, 主机完成当前传输。USB 控制器自动应答 ACK。 写 '1' 清除。 端点接收来自主机的 IN 包后主机完成当前传输置位该位。
2	IN-NACK	rc_w1	0	IN 包应答 NACK 标识 (IN-NACK received) 端点接收来自主机的 IN 包后, 但此时没有足够数据完成当前传输。USB 控制器自动应答 NACK。 写 '1' 清除。
1	END	rc_w1	0	传输完成标识 (Status stage finished) 端点传输完成时, 该位被置 '1'。写 '1' 清除。
0	Reserved		0	始终读为 0。

18.5.9 USB 端点 X 中断使能寄存器 (EPX_INT_EN) (X = 1 ~ 4)

起始地址: 0x40005C00

地址偏移: 0x40 ~ 0x4C

复位值: 0x0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								OUT-STALLIE	OUT-ACKIE	OUT-NACKIE	IN-STALLIE	IN-ACKIE	IN-NACKIE	ENDIE	Res.
								rw	rw	rw	rw	rw	rw	rw	

Bit	Field	Type	Reset	Description
15 : 8	Reserved		0	始终读为 0。
7	OUT-STALLIE	rw	0	OUT 包应答 STALL 中断使能位 (OUT-STALL interrupt enable)
6	OUT-ACKIE	rw	0	OUT 包应答 ACK 中断使能位 (OUT-ACK interrupt enable)
5	OUT-NACKIE	rw	0	OUT 包应答 NACK 中断使能位 (OUT-NACK interrupt enable)
4	IN-STALLIE	rw	0	IN 包应答 STALL 中断使能位 (IN-STALL interrupt enable)
3	IN-ACKIE	rw	0	IN 包应答 ACK 中断使能位 (IN-ACK interrupt enable)
2	IN-NACKIE	rw	0	IN 包应答 NACK 中断使能位 (IN-NACK interrupt enable)
1	ENDIE	rw	0	传输完成中断使能位 (Status stage finished interrupt enable)
0	Reserved		0	始终读为 0。

18.5.10 USB 地址寄存器 (USB_ADDR)

起始地址: 0x40005C00

地址偏移: 0x60

复位值: 0x0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									ADDR						
									rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 7	Reserved		0	始终读为 0。
6 : 0	ADDR[6:0]	rw	0	USB 地址 (USB address) 接收到主机发送的设置地址描述符时, 硬件自动将地址装载至该寄存器中。 当接收到总线复位时硬件自动清除该寄存器的值。

18.5.11 USB 端点使能寄存器 (EP_EN)

起始地址: 0x40005C00

地址偏移: 0x64

复位值: 0x0000 0003

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											EP4EN	EP3EN	EP2EN	EP1EN	EP0EN
											rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 5	Reserved		0	始终读为 0。
4	EP4EN	rw	0	使能端点 4 (Enable End Point 4)
3	EP3EN	rw	0	使能端点 3 (Enable End Point 3)
2	EP2EN	rw	0	使能端点 2 (Enable End Point 2)
1	EP1EN	rw	0	使能端点 1 (Enable End Point 1)
0	EP0EN	rw	0	使能端点 0 (Enable End Point 0)

18.5.12 USB 数据翻转控制寄存器 (TOG_CTRL1_4)

起始地址: 0x40005C00

地址偏移: 0x78

复位值: 0x0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								DTOG 4EN	DTOG 4	DTOG 3EN	DTOG 3	DTOG 2EN	DTOG 2	DTOG 1EN	DTOG 1
								W	rw	W	rw	W	rw	W	rw

Bit	Field	Type	Reset	Description
15 : 8	Reserved		0	始终读为 0。
7	DTOG4EN	w	0	端点 4 数据翻转使能位 (Set End Point 4 enable) 0: 不改变端点 4 的数据翻转位 1: 将位 6 DTOG4 设置为端点 4 的数据翻转位
6	DTOG4	rw	0	端点 4 数据翻转位 (Set End Point 4 Toggle) 0: DATA0 1: DATA1
5	DTOG3EN	w	0	端点 3 数据翻转使能位 (Set End Point 3 enable) 0: 不改变端点 3 的数据翻转位 1: 将位 4 DTOG3 设置为端点 3 的数据翻转位
4	DTOG3	rw	0	端点 3 数据翻转位 (Set End Point 3 Toggle) 0: DATA0 1: DATA1
3	DTOG2EN	w	0	端点 2 数据翻转使能位 (Set End Point 2 enable) 0: 不改变端点 2 的数据翻转位 1: 将位 2 DTOG2 设置为端点 2 的数据翻转位
2	DTOG2	rw	0	端点 2 数据翻转位 (Set End Point 2 Toggle) 0: DATA0 1: DATA1
1	DTOG1EN	w	0	端点 1 数据翻转使能位 (Set End Point 1 enable) 0: 不改变端点 1 的数据翻转位 1: 将位 0 DTOG1 设置为端点 1 的数据翻转位
0	DTOG1	rw	0	端点 1 数据翻转位 (Set End Point 1 Toggle) 0: DATA0 1: DATA1

18.5.13 USB 设置包数据寄存器 (SETUPX) (0 ~ 7)

起始地址: 0x40005C00

地址偏移: 0x80 ~ 0x9C

复位值: 0x0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								SETUPDX[7:0]							
								r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
15 : 8	Reserved		0	始终读为 0。
7 : 0	SETUPDX	r	0	USB 设置包数据位 (x = 0,1,2,...,7) (Setup Data X) 64 位 SETUP 数据, 由硬件根据主机发送的数据自动设置。

18.5.14 USB 传输包大小寄存器 (PACKET_SIZE_n)(0 ~ 1)

起始地址: 0x40005C00

地址偏移: 0xA0, 0xA4

复位值: 0x40

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								SIZE0[7:0]							
								rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 8	Reserved		0	始终读为 0。
7 : 0	SIZE _n	rw	0x40	USB 最大传输包大小 (USB DMA Max Packet Size) 最大可设置 64 字节。

18.5.15 USB 端点 X 有效数据寄存器 (EPX_AVAIL)

起始地址: 0x40005C00

地址偏移: 0x100 ~ 0x110

复位值: 0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								EPXAVAIL[7:0]							
								r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
15 : 8	Reserved		0	始终读为 0。
7 : 0	EPXAVIL	r	0	USB 端点 X FIFO 有效数据个数 (EPX FIFO available data number)

18.5.16 USB 端点 X 控制寄存器 (EPX_CTRL)

起始地址: 0x40005C00

地址偏移: 0x140 ~ 0x150

复位值: 0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TRAN EN	TRANCOUNT						
								rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 8	Reserved		0	始终读为 0。
7	TRANEN	rw	0	USB 端点 X 传输使能位 (EPX transfer enable) 如果该位设置为 ‘1’，端点 X 会在 IN 传输的后面应答位 6:0 中定义的数据个数，否则端点 X 应答 NACK。 如果端点 x FIFO 中没有足够的数，端点 X 同样会应答 NACK。 如果端点 X HALT 使能位设置为 ‘1’，端点 X 就会自动应答 STALL。 传输结束该位会自动变为 ‘0’。
6 : 0	TRANCOUNT	rw	0	端点 X 传输数量 (EPX transfer counter) 端点 X 要传输的数据个数。数据保存在端点的 FIFO 中，最大传输数量不能超过寄存器 PACKAGE_SIZE 定义的最大包的大小，最后一个包的传输数量可能小于最大包，甚至可以为零，意味着传输一个空包。

18.5.17 USB 端点 X FIFO 寄存器 (EPX_FIFO)

起始地址：0x40005C00

地址偏移：0x160 ~ 0x170

复位值：0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								EPX_FIFO							
								rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 8	Reserved		0	始终读为 0。
7 : 0	EPX_FIFO	rw	0	端点 X FIFO 数据端口 (EPX FIFO port)

18.5.18 USB 端点 DMA 使能寄存器 (EP_DMA)

起始地址：0x40005C00

地址偏移：0x184

复位值：0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														DMA2 EN	DMA1 EN
														rw	rw

Bit	Field	Type	Reset	Description
15 : 2	Reserved		0	始终读为 0。
1	DMA2EN	rw	0	端点 2 DMA 使能位 (EP2 DMA enable)
0	DMA1EN	rw	0	端点 1 DMA 使能位 (EP1 DMA enable)

注：USB 控制器只支持端点 1 和端点 2 的 DMA 操作。

18.5.19 USB 端点暂停寄存器 (EP_HALT)

起始地址：0x40005C00

地址偏移：0x188

复位值：0x0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											HALT4	HALT3	HALT2	HALT1	HALT0
											rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 5	Reserved		0	始终读为 0。
4	HALT4	rw	0	端点 4 暂停位 (EP4 halt) 当该位设为 '1'，设备会在 IN/OUT 传输后自动响应 STALL。当接收到令牌包时该位会被硬件自动清零。
3	HALT3	rw	0	端点 3 暂停位 (EP3 halt) 当该位设为 '1'，设备会在 IN/OUT 传输后自动响应 STALL。当接收到令牌包时该位会被硬件自动清零。
2	HALT2	rw	0	端点 2 暂停位 (EP2 halt) 当该位设为 '1'，设备会在 IN/OUT 传输后自动响应 STALL。当接收到令牌包时该位会被硬件自动清零。
1	HALT1	rw	0	端点 1 暂停位 (EP1 halt) 当该位设为 '1'，设备会在 IN/OUT 传输后自动响应 STALL。当接收到令牌包时该位会被硬件自动清零。
0	HALT0	rw	0	端点 0 暂停位 (EP0 halt) 当该位设为 '1'，设备会在 IN/OUT 传输后自动响应 STALL。当接收到令牌包时该位会被硬件自动清零。

18.5.20 USB 功耗控制寄存器 (USB_POWER)

起始地址：0x40005C00

地址偏移: 0x1C0

复位值: 0x0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												WKUP	Res.	SUSP	SUSP EN
												rw		rw	rw

Bit	Field	Type	Reset	Description
15 : 4	Reserved		0	始终读为 0。
3	WKUP	rw	0	控制器从挂起状态唤醒 (Enable controller wake up from suspend state) 1: 唤醒 0: 不唤醒
2	Reserved		0	始终读为 0。
1	SUSP	rw	0	挂起位 (suspend) 1: 正常工作模式 0: 挂起模式
0	SUSPEN	rw	0	总线挂起使能位 (BUS suspend enable bit) 1: 控制器根据位 1 的状态直接控制 USB 是否挂起 0: 由控制器控制是否挂起信号

19 串行外设接口 (SPI)

19.1 SPI 简述

SPI 接口广泛用于不同设备之间的板级通讯，如扩展串行 Flash，ADC 等。许多 IC 制造商生产的器件都支持 SPI 接口。

SPI 允许 MCU 与外部设备以全双工、同步、串行方式通信。应用软件可以通过查询状态或 SPI 中断来通信。

19.2 主要特征

- 完全兼容 Motorola 的 SPI 规格
- 支持 DMA 请求
- 在 3 根线上支持全双工同步传输
- 16 位的可编程波特率生成器
- 支持主机模式和从机模式
- 8 个字节的接收/发送 FIFO
- SPI 作为主机模式下 SPI 的时钟最快可高达 $pclk/2$ ($pclk$ 为 APB 时钟)，作为从机模式下 SPI 的时钟最快可高达 $pclk/4$
- 可编程的时钟极性和相位
- 可编程的数据顺序，MSB 在前或者 LSB 在前
- 支持一个主机多个从机操作
- 支持 1 ~ 32 位的数据位长度同时发送和接收
- 除了 8 位数据收发，其余 1 ~ 32 位数据收发只支持 LSB 模式，不支持 MSB 模式。
- 支持各 8 个对应配置数据位 (Data size) 的发送缓冲器和接收缓冲器
- 中断驱动操作
 - 发送端空，发送端溢出
 - 接收的数据有效，接收端的数据溢出
 - 在 SPI 主模式完整接收，发送端为空

19.3 SPI 功能描述

19.3.1 概述

SPI 的方框图见下图




图 143. SPI 框图

SPI 支持接收和发送 1 ~ 32 位数据同时进行。SPI 可以被配置为从模式或者在一个主机环境下配置为主模式。可以通过配置时钟极性 CPOL 和相位 CPHA 选择四种可能的时序关系。可编程的数据顺序，MSB 在前或者 LSB 在前。

发送和接收部分使用相同的时钟。数据在时钟的上升沿或者下降沿输出，在 SCLK 相反的有效沿锁存数据。因为 SPI 是用于交换数据，因此数据必须在转移结束后读取，即使数据不是有效数据。在 SPI 模式下，主机和与其通信的从机的时钟相位和极性必须相同。

通常 SPI 通过 4 个管脚与外部器件相连：

- MISO：主设备输入/从设备输出管脚。该管脚在从模式下发送数据，在主模式下接收数据。
- MOSI：主设备输出/从设备输入管脚。该管脚在主模式下发送数据，在从模式下接收数据。
- SCK：串口时钟，作为主设备的输出，从设备的输入。
- NSS：从设备选择。这是一个可选的管脚，用来选择主/从设备。它的功能是用来作为‘片选管脚’，让主设备可以单独地与特定从设备通讯，避免数据线上的冲突。从设备的 NSS 管脚可以由主设备当作一个标准的 IO 来驱动。一旦被使能，NSS 管脚也可以作为输出管脚，并在 SPI 设置为主模式时拉低；此时，所有 NSS 管脚连接到主设备 NSS 管脚的 SPI 设备，会检测到低电平。

下图是一个单主和单从设备互连的例子。




图 144. 单主和单从应用

MOSI 脚相互连接，MISO 脚相互连接。这样，数据在主和从之间串行地传输（MSB 位在前）。

通信总是由主设备发起。主设备通过 MOSI 脚把数据发送给从设备，从设备通过 MISO 引脚回传数据。这意味着全双工通信的数据输出和数据输入是用同一个时钟信号同步的；时钟信号由主设备通过 SCK 脚提供。

时钟信号的相位和极性

SPI_CCTL 寄存器的 CPOL 和 CPHA 位，能够组合成四种可能的时序关系。CPOL（时钟极性）位控制无数数据传输期间 SCK 时钟的空闲状态电平，此位对主模式和从模式下的设备都有效。如果 CPOL 被清 ‘0’，SCK 引脚在空闲状态保持低电平，即两次传输之间为低电平；如果 CPOL 被置 ‘1’，SCK 引脚在空闲状态保持高电平，即两次传输之间为高电平。

如果 CPHA（时钟相位）位被置 ‘1’，第一个数据位在 SCK 时钟的第二个时钟边沿被锁存（CPOL 位为 0 时就是下降沿，CPOL 位为 1 时就是上升沿），同时对被接收的第一个数据位进行采样。SPI 在传输的第一个 SCK 时钟转换时改变串行数据（此时时钟向空闲状态的反方向变动），在下一个边沿捕捉数据。

如果 CPHA（时钟相位）位被清 ‘0’，第一个数据位在 SCK 时钟的第一个时钟边沿被锁存（CPOL 位为 0 时就是下降沿，CPOL 位为 1 时就是上升沿），同时对被接收的第一个数据位进行采样。SPI 在传输的第一个 SCK 时钟转换时捕捉串行数据（此时时钟向空闲状态的反方向变动），数据在下一个边沿改变。

CPOL 时钟极性和 CPHA 时钟相位的组合选择数据捕捉的时钟边沿。图 145 显示了 SPI 传输的 4 种 CPHA 和 CPOL 位组合。此图可以解释为主设备和从设备的 SCK 脚、MISO 脚、MOSI 脚直接连接的主或从时序图。

高速传输

针对高速传输模式下对板级延时的敏感，在 SPI_CCTL 寄存器中由 TXEDGE 和 RXEDGE 控制位对发送相位和接收采样进行时间调整。

- 在从模式下，TXEDGE 为 1 时，发送数据立即发送到数据总线，用于高速模式时（SPBRG = 4）；为 0 时，发送数据在一个有效时钟边沿后发送到数据总线，用于低速模式时（SPBRG > 4）。
 - 在主模式下，RXEDGE 为 1 时，在传输数据位的中间采样数据；为 0 时，在传输数据位的尾时钟沿采样数据（用于高速模式）
- 在改变 CPOL/CPHA 位之前，必须清除 SPIEN 位将 SPI 禁止。
 - 主和从必须配置成相同的时序模式。
 - SCK 的空闲状态必须和 SPI_CCTL 寄存器指定的极性一致（CPOL 为 1 时，空闲时应上拉 SCK 为高电平；CPOL 为 0 时，空闲时应下拉 SCK 为低电平）。




图 145. 数据时钟时序图

数据帧格式

根据 SPI_CCTL 寄存器中的 LSBFE 位，输出数据位时可以 MSB 在先也可以 LSB 在先。根据 SPI_CCTL 寄存器的 SPILEN 位，每个数据帧可以是 7 位或者 8 位。所选择的数据帧格式对发送和/或接收都有效。

另外设置寄存器 SPI_EXTCTL，可以配置数据帧长度为 1 ~ 32 位。使用此配置时需要配置：SPI_GCTL 寄存器的 DATA_SEL 位为 '0'，且 SPI_CCTL 寄存器的 LSBFE 位配置为 '1'，SPILEN 位配置为 '1'。在配合 DMA 数据传输是需要将 DMA 的数据长度配置为 8bit。

19.3.2 SPI 从模式

在从配置里，SCK 引脚用于接收到从主设备来的串行时钟。SPI_SPBRG 寄存器中的设置不影响数据传输速率。

配置步骤

1. 设置 SPILEN 位以定义数据帧格式为 7 位或者 8 位
2. 选择 CPOL 和 CPHA 位来定义数据传输和串行时钟之间的相位关系。为保证正确的数据传输，从设备和主设备的 CPOL 和 CPHA 位必须配置成相同的方式。
3. 帧格式（MSB 在前还是 LSB 在前取决于 SPI_CCTL 寄存器中的 LSBFE 位）必须和主设备相同。
4. 清除 MM 位，设置 SPIEN 位，使相应引脚工作于 SPI 模式下。在这个配置里，MOSI 引脚是数据输入，MISO 引脚是数据输出。

数据发送过程

在写操作中，数据字被并行地写入发送缓冲器。

当从设备收到时钟信号，并且在 MOSI 引脚上出现第一个数据位时，发送过程开始，第一个位被发送出去。余下的位被装进移位寄存器。当发送缓冲器中的数据传输到移位寄存器时，SPI_INTSTAT 寄存器里的 TX_INTF 标志被设置。如果设置了 SPI_INTEN 寄存器上的 TXIEN 位，将会产生中断。

数据接收过程

对于接收方，当数据接收完成时：

- 移位寄存器中的数据传送到接收缓冲器，SPI_INTSTAT 寄存器中的 RX_INTF 标志被设置。
- 如果设置了 SPI_INTEN 寄存器中的 RXIEN 位，则产生中断。

在最后一个采样时钟边沿后，RXNE 位被置‘1’，移位寄存器中接收到的数据字节被传送到接收缓冲器。当读 SPI_RXREG 寄存器时，SPI 设备返回这个值。

19.3.3 SPI 主模式

在主配置时，串行时钟在 SCK 脚产生。

配置步骤

1. 通过 SPI_SPBRG 寄存器定义串行时钟波特率。
2. 选择 CPOL 和 CPHA 位，定义数据传输和串行时钟间的相位关系。
3. 设置 SPILEN 位来定义 8 或 7 位数据帧格式。
4. 配置 SPI_CCTL 寄存器的 LSBFE 位定义帧格式。
5. 如果只接收而不发送数据，配置 SPI_RNDNR 寄存器，定义需要接收的字节数。
6. 必须设置 MM 和 SPIEN 位。

在这个配置中，MOSI 脚是数据输出，而 MISO 脚是数据输入，NSS 是从设备选择信号输出。

数据发送过程

当一字节写进发送缓冲器时，发送过程开始。在发送第一个数据位时，数据字被并行地（通过内部总线）传入移位寄存器，而后串行地移出到 MOSI 脚上；MSB 在先还是 LSB 在先，取决于 SPI_CCTL 寄存器中的 LSBFE 位。数据从发送缓冲器传输到移位寄存器时 TX_INTF 标志将被置位，如果设置 SPI_INTEN 寄存器中的 TXIEN 位，将产生中断。

数据接收过程

对于接收器来说，当数据传输完成时：

- 移位寄存器中的数据传送到接收缓冲器，SPI_INTSTAT 寄存器中的 RX_INTF 标志被设置。
- 如果设置了 SPI_INTEN 寄存器中的 RXIEN 位，则产生中断。

在最后一个采样时钟边沿后，RXNE 位被置‘1’，移位寄存器中接收到的数据字节被传送到接收缓冲器。当读 SPI_RXREG 寄存器时，SPI 设备返回这个值。

如果只接收而不发送数据，在接收完 RXDNR 定义的字节数，RXMATCH_INTF 位被置‘1’，表示所有的数据接收完毕，主模式下不再发送时钟信号。

19.3.4 状态标志

为了软件操作的方便，应用程序可以通过 4 个当前状态标志和 7 个中断状态标志来监控 SPI 总线的状态。当前状态标志是只读，由硬件自动置位和清除。中断状态标志位在事件发生时置位，并在中断使能时产生 CPU 中断，由软件清除。

SPI 内部分别有一个 8 字节的发送缓冲和接收缓冲，根据 SPI_GCTL 的 DATA_SEL 位的设置，CPU 每次可以读写 1 或者 4 个字节。根据 DATA_SEL 的设置，发送和接收缓冲分别有一个字节或者一个有效数据的状态标志。

表 66. SPI 状态

分类	状态标志	缓冲器和信号状态
中断状态	TX_INTF	根据 DATA_SEL 设置，至少有一个有效数据的空间，能完成一次发送数据寄存器的写操作
	RX_INTF	根据 DATA_SEL 设置，至少有一个有效数据的数据，能完成一次接收数据寄存器的读操作
	UNDERRUN_INTF	发送缓冲器空且重复发送
	RXOERR_INTF	接收缓冲器非空且被覆盖
	RXMATCH_INTF	非空，最后一个数据传送到接收缓冲中
	RXFULL_INTF	接收缓冲器满，不能再接收新的数据
	TXEPT_INTF	发送缓冲器空，不能再发送
当前状态	RXAVL_4BYTE	接收缓冲器有超过 4 字节有效数据
	TXFULL	发送缓冲器满
	TXEPT	发送缓冲器空
	RXAVL	接收缓冲器非空，至少还能接收一个字节

当 SPI_GCTL 寄存器的 TXTLF 为 00 时，发送缓冲器有大于等于 1 个空闲数据空间时 TX_INTF 置位；TXTLF 为 01 时，发送缓冲器有超过一半的空闲空间时 TX_INTF 置位。

当 SPI_GCTL 寄存器的 RXTLF 为 00 时，接收缓冲器有大于等于 1 个有效数据时，RX_INTF 置位；RXTLF 为 01 时，接收缓冲器有超过一半的有效数据时 RX_INTF 置位。

19.3.5 波特率设置

波特率是生成的 SCLK 的频率，一般是 PCLK 的分频。BRG 是一个 16 位的波特率发生器。SPBREG 寄存器控制 16 位计数器的计数周期。

提供期望的波特率和 f_{pclk} （APB 模块的频率），使用下表所示的公式计算出的值近似数赋值给 SPBRG 寄存器。其中下表中的 X 等于 SPBRG 寄存器的值（2 ~ 65535）。

表 67. 波特率公式

模式	公式
SPI 模式	波特率 = f_{pclk}/X

19.3.6 利用 DMA 的 SPI 通信

为了达到最大通信速度，需要及时往 SPI 发送缓冲器填数据，同样接收缓冲器中的数据也必须及时读走以防止溢出。为了方便高速率的数据传输，SPI 实现了一种采用简单的请求/应答的 DMA 机制。

当 SPI_GCTL 寄存器上的 DMAEN 位被设置时，SPI 模块可以发出 DMA 传输数据的请求。发送缓冲器和接收缓冲器的 DMA 请求都由 DMAEN 使能。

- 发送时，当 SPI_GCTL 寄存器的 TXTLF 为 00 时，发送缓冲器有大于等于 1 个空闲数据空间时即进行 DMA 传输请求；TXTLF 为 01 时，发送缓冲器有超过一半的空闲空间时即进行 DMA 请求。每次请求只进行一次 DMA 传输。每次 DMA 传输数据大小以及发送缓冲器每个数据大小由 DATA_SEL 为决定。
- 接收时，当 SPI_GCTL 寄存器的 RXTLF 为 00 时，接收缓冲器有大于等于 1 个有效数据时即进行 DMA 传输请求；RXTLF 为 01 时，接收缓冲器有超过一半的有效数据时即进行 DMA 请求。每次请求只进行一次 DMA 传输。每次 DMA 传输数据大小以及接收缓冲器每个数据大小由 DATA_SEL 为决定。

19.4 寄存器堆和存储器映射描述

表 68. SPI 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	SPI_TXREG	发送数据寄存器	0x00000000	小节 19.4.1
0x04	SPI_RXREG	接收数据寄存器	0x00000000	小节 19.4.2
0x08	SPI_CSTAT	当前状态寄存器	0x00000001	小节 19.4.3
0x0C	SPI_INTSTAT	中断状态寄存器	0x00000000	小节 19.4.4
0x10	SPI_INTEN	中断使能寄存器	0x00000000	小节 19.4.5
0x14	SPI_INTCLR	中断清除寄存器	0x00000000	小节 19.4.6
0x18	SPI_GCTL	全局控制寄存器	0x00000004	小节 19.4.7
0x1C	SPI_CCTL	通用控制寄存器	0x00000008	小节 19.4.8
0x20	SPI_SPBRG	波特率发生器	0x00000002	小节 19.4.9
0x24	SPI_RXDNR	接收数据个数寄存器	0x00000001	小节 19.4.10
0x28	SPI_NSSR	从机片选寄存器	0x000000FF	小节 19.4.11
0x2C	SPI_EXTCTL	数据控制寄存器	0x00000008	小节 19.4.12

19.4.1 发送数据寄存器 (SPI_TXREG)

起始地址: SPI1:0x40013000, SPI2:0x40003800, SPI2:0x40003C00

地址偏移: 0x00

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TXREG[31: 16]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TXREG[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31:0	TXREG	rw	0	发送数据寄存器 (Transmit data register) 有效数据位由 data_sel 控制。 0: 只有低 8 位有效 1: TXREG[31: 0] 都有效

19.4.2 接收数据寄存器 (SPI_RXREG)

起始地址: SPI1:0x40013000, SPI2:0x40003800, SPI2:0x40003C00

地址偏移: 0x04

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RXREG[31: 16]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXREG[15: 0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
31:0	RXREG	r	0	接收数据寄存器 (Receive data register) 有效数据位由 data_sel 控制。 0: 只有低 8 位有效 1: RXREG[31: 0] 都有效 该寄存器可读不可写。

19.4.3 当前状态寄存器 (SPI_CSTAT)

起始地址: SPI1:0x40013000, SPI2:0x40003800, SPI2:0x40003C00

地址偏移: 0x08

复位值: 0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				RXFADDR				TXFADDR				RXAVL 4BYTE	TXFULL	RXAVL	TXEPT
												r	r	r	r

Bit	Field	Type	Reset	Description
31:12	Reserved			始终读为 0。
11:8	RXFADDR	r	0	当前接收缓冲地址 (Receive FIFO address)
7:4	TXFADDR	r	0	当前发送缓冲地址 (Transmit FIFO address)
3	RXAVL_4BYTE	r	0	接收缓冲器中有效数据达到 4 个字节标志位 (Receive available 4 byte data message) 1 = 接收缓冲器中有超过 4 个字节 0 = 接收缓冲器中数据小于 4 个字节
2	TXFULL	r	0	发送缓冲器满标志位 (Transmitter FIFO full status bit) 1 = 发送缓冲器满 0 = 发送缓冲器未满
1	RXAVL	r	0	接收有效字节数据信息位 (Receive available byte data message) 当接收端缓冲器接收了一个完整字节的数据时置位该位。 1 = 接收端缓冲器已经接收了一个有效字节数据 0 = 接收端缓冲器空 该位只读, 由硬件自动置位和清除。
0	TXEPT	r	1	发送端空位 (Transmitter empty bit) 1 = 发送端缓冲器和发送移位寄存器为空 0 = 发送端不为空 该位只读, 由硬件自动置位和清除。

19.4.4 中断状态寄存器 (SPI_INTSTAT)

起始地址: SPI1:0x40013000, SPI2:0x40003800, SPI2:0x40003C00

地址偏移: 0x0C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									TXEPT_INTF	RXFULL_INTF	RX_MATCH_INTF	RXOERR_INTF	UNDERRUN_INTF	RX_INTF	TX_INTF
									r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
31:7	Reserved		000h	始终读为 0。
6	TXEPT_INTF	r	0	发送端空中断标志位 (Transmitter empty interrupt flag bit) 硬件自动置位, 写 INTCLR 寄存器 TXEPT_ICLR 位清除。 1 = 发送端缓冲器和 TX 移位寄存器为空 0 = 发送端不为空 注意: 该位是中断状态信号, TXEPT 是状态信号。
5	RXFULL_INTF	r	0	接收端缓冲器满中断标志位 (RX FIFO full interrupt flag bit) 硬件自动置位, 写 INTCLR 寄存器 RXFULL_ICLR 位清除。 1 = RX 缓冲器满 0 = RX 缓冲器未滿
4	RXMATCH_INTF	r	0	接收指定字节数中断标志位 (Receive data match the RXDNR number, the receive process will be completed and generate the interrupt) 硬件自动置位, 写 INTCLR 寄存器 RXMATCH_ICLR 位清除。 1 = 接收了 RXDNR 寄存器指定的字节数 0 = 未完成 RXDNR 寄存器指定的字节数
3	RXOERR_INTF	r	0	接收端溢出错误中断标志位 (Receive overrun error interrupt flag bit) 硬件自动置位, 写 INTCLR 寄存器 RXOERR_ICLR 位清除。 1 = 溢出错误 0 = 没有溢出错误
2	UNDERRUN_INTF	r	0	SPI 从机模式下溢标志位 (SPI underrun interrupt flag bit) 硬件自动置位, 写 INTCLR 寄存器 UNDERRUN_ICLR 位清除。 1 = 下溢错误 0 = 没有下溢错误

Bit	Field	Type	Reset	Description
1	RX_INTF	r	0	接收端数据有效中断标志位 (Receive data available interrupt flag bit) 硬件自动置位, 写 INTCLR 寄存器 RX_ICLR 位清除。 当接收端缓冲器接收了一个完整字节数据。 1 = 接收端缓冲器有有效字节数据 0 = 接收端缓冲器空
0	TX_INTF	r	0	发送缓冲器有效中断标志位 (发送了一个字节的数据) (Transmit FIFO available interrupt flag bit) 硬件自动置位, 写 INTCLR 寄存器 TX_ICLR 位清除。 1 = 发送端缓冲器有效 0 = 发送端缓冲器无效

19.4.5 中断使能寄存器 (SPI_INTEN)

起始地址: SPI1:0x40013000, SPI2:0x40003800, SPI2:0x40003C00

地址偏移: 0x10

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									TXEPT_IEN	RXFULL_IEN	RX_MATCH_IEN	RXO_ERR_IEN	UNDE_RRUN_IEN	RX_IEN	TX_IEN
									rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31:7	Reserved		0	始终读为 0。
6	TXEPT_IEN	rw	0	发送端空中断使能位 (Transmit empty interrupt enable bit) 1 = 中断使能 0 = 禁止中断
5	RXFULL_IEN	rw	0	接收端缓冲器满中断使能位 (Receive FIFO full interrupt enable bit) 1 = 中断使能 0 = 禁止中断
4	RXMATCH_IEN	rw	0	接收指定字节数中断使能位 (Receive data complete interrupt enable bit) 1 = 中断使能 0 = 禁止中断

Bit	Field	Type	Reset	Description
3	RXOERR_IEN	rw	0	接收端溢出错误中断使能位 (Overrun error interrupt enable bit) 1 = 中断使能 0 = 禁止中断
2	UNDERRUN_IEN	rw	0	SPI 从机模式下溢中断使能位 (SPI 从机模式) (Transmitter underrun interrupt enable bit (SPI slave mode only)) 1 = 中断使能 0 = 禁止中断
1	RX_IEN	rw	0	接收端数据中断使能位 (Receive FIFO interrupt enable bit) 1 = 中断使能 0 = 禁止中断
0	TX_IEN	rw	0	发送缓冲器空中断使能位 (Transmit FIFO empty interrupt enable bit) 1 = 中断使能 0 = 禁止中断

19.4.6 中断清除寄存器 (SPI_INTCLR)

起始地址: SPI1:0x40013000, SPI2:0x40003800, SPI2:0x40003C00

地址偏移: 0x14

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									TXEPT_ICLR	RXFULL_ICLR	RX_MATCH_ICLR	RXO_ERR_ICLR	UNDE_RRUN_ICLR	RX_ICLR	TX_ICLR
									W	W	W	W	W	W	W

Bit	Field	Type	Reset	Description
31:7	Reserved		0	始终读为 0。
6	TXEPT_ICLR	w	0	发送端空中断清除位 (Transmitter empty interrupt clear bit) 1 = 中断清除 0 = 中断没有清除
5	RXFULL_ICLR	w	0	接收端缓冲器满中断清除位 (Receiver buffer full interrupt clear bit) 1 = 中断清除 0 = 中断没有清除

Bit	Field	Type	Reset	Description
4	RXMATCH_ICLR	w	0	接收指定字节数中断清除位 (Receive completed interrupt clear bit) 1 = 中断清除 0 = 中断没有清除
3	RXOERR_ICLR	w	0	接收端溢出错误中断清除位 (Overrun error interrupt clear bit) 1 = 中断清除 0 = 中断没有清除
2	UNDERRUN_ICLR	w	0	SPI 从机模式下溢中断清除位 (SPI 从机模式) (Transmitter underrun interrupt clear bit (SPI slave mode only)) 1 = 中断清除 0 = 中断没有清除
1	RX_ICLR	w	0	接收端数据中断清除位 (Receive interrupt clear bit) 1 = 中断清除 0 = 中断没有清除
0	TX_ICLR	w	0	发送缓冲器空中断清除位 (Transmitter FIFO empty interrupt clear bit) 1 = 中断清除 0 = 中断没有清除

19.4.7 全局控制寄存器 (SPI_GCTL)

起始地址: SPI1:0x40013000, SPI2:0x40003800, SPI2:0x40003C00

地址偏移: 0x18

复位值: 0x0000 0004

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				DATA_SEL	NSS_SEL	DMAEN	TXTLE		RXTLE		RXEN	TXEN	MM	INT_EN	SPIEN
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31:12	Reserved			始终读为 0。

Bit	Field	Type	Reset	Description
11	TDATA_SEL	rw	0	发送和接收数据寄存器有效数据选择 (Valid byte or double-word data select signal) 0: 只有低 8 位有效 1: 32 位数据都有效 注: 不管是通过 CPU 还是 DMA 都必须用指定数据格式访问。
10	NSS_SEL	rw	0	硬件或软件控制主模式下的 NSS 输出 (NSS select signal that from software or hardware) 0: 由 NSSR 寄存器值控制 1: 进行数据传输时硬件自动控制
9	DMAEN	rw	0	接收和发送的 DMA 模式使能 (DMA access mode enable) 0: DMA 模式禁止 1: DMA 模式使能
8:7	TXTLF	rw	0	发送缓冲器触发 DMA 请求的边沿选择 (TX FIFO trigger level bit) 00: 发送缓冲器有大于等于 1 个空闲数据空间时即进行 DMA 请求或发送中断请求 01: 发送缓冲器有超过一半的空闲空间时即进行 DMA 请求或发送中断请求 1x: 保留 注: 当 DATA_SEL 为 0 时, 一个数据空间代表 1 个字节; 为 1 时, 一个数据空间代表 4 字节。
6:5	RXTLF	rw	0	接收缓冲器触发 DMA 请求的边沿选择 (RX FIFO trigger level bit) 00: 接收缓冲器有大于等于 1 个有效数据时即进行 DMA 请求或接收中断请求 01: 接收缓冲器有超过一半的有效数据时即进行 DMA 请求或接收中断请求 1x: 保留 注: 当 DATA_SEL 为 0 时, 一个有效数据代表 1 个字节; 为 1 时, 一个有效数据代表 4 字节。
4	RXEN	rw	0	接收使能位 (Receive enable bit) 1 = 接收使能 0 = 接收禁止。同时可以清空 RX 缓冲器 注意: 当 SPI 只工作在主机接收模式时, txen 必须设置为 0。
3	TXEN	rw	0	发送使能位 (Transmit enable bit) 1 = 发送使能 0 = 发送禁止。同时可以清空 TX 缓冲器 注意: 当在主机模式下发送和接收同时发生。

Bit	Field	Type	Reset	Description
2	MM	rw	1	主机模式位 (Master mode bit) 1 = 主机模式 (由内部 BRG 产生串行时钟) 0 = 从机模式 (串行时钟来自外部主机)
1	INT_EN	rw	0	SPI 中断使能位 (SPI interrupt enable bit) 1 = 使能 SPI 中断 0 = 禁止 SPI 中断
0	SPIEN	rw	0	SPI 选择位 (SPI select bit) 0 = SPI 禁止 (复位状态) 1 = SPI 使能

19.4.8 通用控制寄存器 (SPI_CCTL)

起始地址: SPI1:0x40013000, SPI2:0x40003800, SPI2:0x40003C00

地址偏移: 0x1C

复位值: 0x0000 0008

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										TX EDGE	RX EDGE	SPI LEN	LSB FE	CPOL	CPHA
										rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31:6	Reserved		01Ch	始终读为 0。
5	TXEDGE	rw	0	发送数据相位调整位 (从模式) (Transmit data edge select) 1 = 发送数据立即发送到数据总线 可用于高速模式时 (SPBRG = 4)。 0 = 发送数据在一个有效时钟边沿后发送到数据总线 可用于低速模式时 (SPBRG > 4)。
4	RXEDGE	rw	0	接收数据采样时钟沿选择位 (主模式) (Receive data edge select) 1 = 在传输数据位的尾时钟沿采样数据 (用于高速模式) 0 = 在传输数据位的中间采样数据
3	SPILEN	rw	1	SPI 数据宽度位 (SPI character length bit) 该位在 data_sel 置位后 (data_sel=0) 配置后起作用。 1 = 8 位数据 (缺省) 0 = 7 位数据

Bit	Field	Type	Reset	Description
2	LSBFE	rw	0	LSBFE: LSB 在前使能位 (LSI first enable bit) 1 = 数据传输或接收最低位在前 0 = 数据传输或接收最高位在前
1	CPOL	rw	0	时钟极性标志位 (Clock polarity select bit) 1 = 时钟在空闲状态为高电平 (两次传输之间) 0 = 时钟在空闲状态为低电平 (两次传输之间)
0	CPHA	rw	0	时钟相位选择位 (Clock phase select bit) 1 = 第一个数据位采样从第一个时钟边沿开始 0 = 第一个数据位采样从第二个时钟边沿开始

19.4.9 波特率发生器 (SPI_SPBRG)

起始地址: SPI1:0x40013000, SPI2:0x40003800, SPI2:0x40003C00

地址偏移: 0x20

复位值: 0x0000 0002

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SPBRG[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31:16	Reserved			始终读为 0。
15:0	SPBRG	rw	2	SPI 波特率控制寄存器用于产生波特率 (SPI baud rate control register for baud rate) 波特率公式: 波特率 = $f_{\text{pclk}}/\text{SPBRG}$ (f_{pclk} 是 APB 时钟频率) 注意: 不要往该寄存器写 0 和 1。

19.4.10 接收数据个数寄存器 (SPI_RXDNR)

起始地址: SPI1:0x40013000, SPI2:0x40003800, SPI2:0x40003C00

地址偏移: 0x24

复位值: 0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXDNR[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31:16	Reserved			始终读为 0。
15:0	RXDNR	rw	1	该寄存器用于存储下次接收过程需要接收字节的个数 (The register is used to hold a count of to be received bytes in next receive process) 该寄存器的值在 SPI 为主机接收模式下有效。缺省值是 1。该寄存器值通过 MCU 写值改变。 注意：不要往该寄存器写 '0' 值。

19.4.11 从机片选寄存器 (SPI_NSSR)

起始地址: SPI1:0x40013000, SPI2:0x40003800, SPI2:0x40003C00

地址偏移: 0x28

复位值: 0x0000 00FF

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															NSS
rw															

Bit	Field	Type	Reset	Description
15:1	Reserved			始终读为 0。
0	NSS	rw	FF	主模式下片选输出信号。低有效，从模式下该位无效 (Chip select output signal in Master mode)。 0: 从器件被选中 1: 从器件未选中

19.4.12 数据控制寄存器 (SPI_EXTCTL)

起始地址: SPI1:0x40013000, SPI2:0x40003800, SPI2:0x40003C00

地址偏移: 0x2C

复位值: 0x0000 0008

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											EXTLEN[4: 0]				
											rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31:5	Reserved			始终读为 0。
4: 0	EXTLEN	rw	8	控制 SPI 数据长度 0 0000: 32 bit 0 0001: 1 bit 0 0010: 2 bit 0 0011: 3 bit ... 1 1100: 28 bit 1 1101: 29 bit 1 1110: 30 bit 1 1111: 31 bit 注: 仅当 SPI_GCTL 寄存器的 DATA_SEL 位为 ‘0’ 时有效, 且 SPI_CCTL 寄存器的 LSBFE 位必须配置为 ‘1’, SPILEN 位也必须配置为 ‘1’。

20 I²C 接口 (I²C)

20.1 I²C 简介

I²C（芯片间）总线接口连接微控制器和串行 I²C 总线。它提供多主机功能，控制所有 I²C 总线特定的时序、协议、仲裁和定时。

I²C 总线是一个两线串行接口，其中两线位串行数据（SDA）和串行时钟（SCL）线在连接到总线器件间传递信息。每个器件都有一个唯一的地址识别，而且都可以作为一个发送或接收器。除了发送器和接收器外，器件在执行数据传输时也可以被看做是主机或者从机。主机是初始化总线的数据传输并产生允许传输的时钟信号的器件。此时，任何被寻址的器件都被认为是从机。

I²C 可以工作在标准模式（数据传输速率为 0 ~ 100 Kbps），快速模式（数据传输速率最大为 400 Kbps）。


20.2 I²C 主要特征

- 并行总线 I²C 总线协议转换器
- 半双工同步操作
- 支持主从模式
- 支持 7 位地址和 10 位地址
- 支持标准模式 100 Kbps，快速模式 400 Kbps
- 产生 Start、Stop、重新发 Start、应答 Acknowledge 信号检测
- 在主模式下只支持一个主机
- 分别有 2 字节的发送和接收缓冲
- 在 SCLI 和 SDAI 上增加了无毛刺电路
- 支持 DMA 操作
- 支持中断和查询操作

20.3 I²C 协议

20.3.1 起始和停止条件

当总线处于空闲状态时，SCL 和 SDA 同时被外部上拉电阻拉为高电平。当主机启动数据传输时，必须先产生一个起始条件。在 SCL 线是高电平时，SDA 线从高电平向低电平切换表示起始条件。当主机结束传输时要发送停止条件。在 SCL 线是高电平，SDA 线由低电平向高电平切换表示停止条件。下图显示了起始和停止条件的时序图。数据传输过程中，当 SCL 为 1 时，SDA 必须保持稳定。



755520


图 146. 起始和停止条件

20.3.2 从机寻址协议

I²C 有两种地址格式：7 位的地址格式和 10 位的地址格式。

7 位的地址格式

下图中显示在起始条件（S）后发送的一个字节的前 7 位（bit 7：1）为从机地址，最低位（bit 0）是数据方向位，当 bit 0 为 0，表示主机写数据到从机，1 表示主机从从机读数据。



S = START condition

$\overline{\text{ACK}}$ = Acknowledge

$\text{R}/\overline{\text{W}}$ = Read/Write Pulse

389349

图 147. 7 位的地址格式

10 位的地址格式

在 10 位的地址格式中，发送 2 个字节来传输 10 位地址。发送的第一个字节的位的描述如下：第一个 5 位（bit 7：3）用于告示从机接下来是 10 位的传输。第一个字节的后两个字节（bit 2：1）位从机地址的 bit 9：8，最低位（bit 0）是数据方向位（R/W）。传输的第二个字节为 10 位地址的低八位。

具体如下图所示：




图 148. 10 位的地址格式

下表定义了 I²C 首字节的特殊用途和保留地址：

表 69. I²C 首字节

从机地址	R/W 位	描述
0000 000	0	广播呼叫地址。I ² C 将数据放入接收缓冲，并产生一个广播呼叫中断
0000 000	1	起始字节
0000 001	X	CBUS 地址。I ² C 接口忽略该访问
0000 010	X	保留
0000 011	X	保留
0000 1xx	X	保留
1111 1xx	X	保留
1111 0xx	X	10 位从机寻址

20.3.3 发送和接收协议

主机初始化数据传输并且从总线上发送或接收数据，作为主发送或者主接收。从机响应主机的请求来发送或接收数据，作为从发送或从接收器。

主发送和从接收

所有数据都是以字节格式传输，且不限制每次传输的字节数。当主机发送完地址和 R/W 位或者主机发送一个字节的数到从机上，从接收器必须产生一个响应信号（ACK）。当从接收器不能产生 ACK 响应信号，主机将会产生一个停止条件中止传输。从机不能响应时，必须释放 SDA 为高电平才能使得主机产生停止条件。

当主发送器传输数据如下图所示，从接收器在接收到的每个字节后产生一个 ACK 来响应主发送器。




图 149. 主发送协议

主接收和从发送

当主机接收数据如下图所示，主机必须在每次接收到一个字节数据后响应从发送器，除了最后一个字节。通过这种方式，主接收器能通知从发送器是否是最后一个字节。从发送器在检测到 **NACK** 时必须释放 **SDA**，这样主机可以产生停止条件。




图 150. 主接收协议

当主机不想产生停止条件而释放总线，可以产生一个重复起始条件。重复起始条件与起始条件相同，只是它是在 **ACK** 后产生。工作在主机模式下，**I²C** 接口可以使用不同的传输方向与相同的从机通信。

起始字节传输协议

起始字节传输协议是用来给没有专用的 **I²C** 硬件模块的系统使用。当 **I²C** 模块作为主机时，在每次传输开始

可以给需要的从机产生起始字节输出。

该协议由 7 个 0 以及一个 1 组成，如下图所示。处理器可以在地址阶段用低速采样 0 来查询总线。一旦检测到 0，处理器可以从低速采样切换到主机的正常速率。




图 151. 起始字节传输

起始字节程序流程如下：

1. 主机产生一个起始条件
2. 主机发送起始字节（0000 0001）
3. 主机发送 ACK 时钟脉冲（ACK）
4. 没有从机响应 ACK 信号
5. 主机产生重复起始条件（RESTART）

硬件 I²C 接收器不需要响应开始字节，因为这是一个保留地址，而且地址会在 RESTART 后复位。

20.3.4 发送缓冲管理以及起始、停止和重复起始条件产生

当工作在主机模式，每当发送为空时 I²C 模块就在总线上产生一个停止条件。如果重复起始产生功能使能（IC_RESTART_EN = 1），则传输方向从读变为写或者写变为读时产生重复起始条件。如果没有使能重复起始条件，则会在停止条件后产生一个起始条件。

下图显示了 IC_DATA_CMD 寄存器的位。




图 152. IC_DATA_CMD 寄存器

下面的时序图描述了 I²C 模块工作在主发送模式下 Tx FIFO 变为空时行为。




图 153. 主发送 - Tx FIFO 为空

下面的时序图描述了 I²C 模块工作在主接收模式下当 Tx FIFO 变为空时行为。




图 154. 主接收 - Tx FIFO 为空


20.3.5 多个主机仲裁

I²C 总线是一个多主机的总线。仲裁是一个在有多多个主机同时尝试控制总线，但只允许其中一个控制总线并使报文不被破坏的过程。一旦其中一个主机已经控制了总线，那么直到该主机发送一个停止条件并且将总线释放为空闲状态时，其他主机才能控制总线。

当 SCL 线是高电平时，仲裁在 SDA 线发生。如果两个或多个主机尝试发送信息到总线，在其他主机都产生‘0’的情况下，首先产生一个‘1’的主机将丢失仲裁。丢失仲裁的主机可以继续产生时钟脉冲直到字节传输结束。如果每个主机都尝试寻址相同的器件，仲裁会继续在数据阶段进行。

检测到丢失仲裁后，I²C 接口会停止产生 SCL 信号。

下图显示了两个主机的仲裁的总线时序




828193

图 155. 多个主机仲裁

20.3.6 时钟同步

当两个或多个主机试图同时在总线传输信息时，他们必须仲裁和同步 SCL 时钟。所有的主机产生自己的时钟来传输消息。数据只在时钟的高电平有效。时钟同步是通过 SCL 信号的线‘与’连接进行的。当主机把 SCL 时钟变成 0，主机会计算 SCL 低电平的时间，在下一个时钟周期开始把 SCL 时钟变成 1。但是，假如另一个主机把 SCL 保持为 0，那么这个主机会进入等待状态直到 SCL 时钟变为 1。

所有的主机会计算它们的高电平时间，最短高电平时间的主机会把 SCL 变为 0。接下来主机会计算低电平时间，最长低电平时间的主机会强制其他主机进入等待状态。这样就产生一个同步后的 SCL 时钟，如下图所示。



975397

图 156. 多个主机时钟同步


20.4 I²C 工作模式

I²C 接口可以以下述 4 种方式中的一种运行：

- 从发送器模式
- 从接收器模式
- 主发送器模式
- 主接收器模式

注：I²C 接口模块只能工作在主机模式或者从机模式，但不能同时工作在两种模式下。因此要确保寄存器 IC_CON 中位 6 (IC_SLAVE_DISABLE) 和位 0 (IC_MASTER_MODE) 不能分别设置为 0 和 1 (或者分别为 1 和 0)。

I²C 功能框图如下:

图 157. I²C 功能框图

20.4.1 从模式

下面介绍从模式的程序流程图

初始化配置

1. 写 0 到 IC_ENABLE 寄存器位 0 禁止 I²C。
2. 通过初始化 IC_SAR 寄存器来配置从机地址。该地址为 I²C 接口所响应的地址。
3. 配置 IC_CON 寄存器指定地址格式（设置 bit 3 来选择 7 位或 10 位地址格式）。写 0 到寄存器 IC_CON 寄存器的位 6（IC_SLAVE_DISABLE）和写 0 到位 0（MASTER_MODE）。
4. 写 1 到 IC_ENABLE 寄存器中位 0 来使能 I²C 接口模块。

从发送的单字节操作

当 I²C 接口被其他 I²C 主机寻址并请求数据的时候，I²C 接口工作在从发送模式，步骤如下：

1. 其他 I²C 主机器件初始化 I²C 传输，发送地址与 IC_SAR 寄存器中的从机地址匹配。
2. I²C 接口响应发送的地址，识别传输的方向是工作在从发送模式。
3. I²C 接口产生 RD_REQ 中断（寄存器 IC_RAW_INTR_STAT 位 5），并且将 SCL 线拉低。总线一直处于等待状态直到软件响应。

如果 RD_REQ 中断被屏蔽（寄存器 IC_INTR_MASK[5] = 0），建议 CPU 定期查询 IC_RAW_INTA_STAT 寄存器。

1. IC_RAW_INTR_STAT 位 5 置位等效于产生了一个 RD_REQ 中断。
2. 软件必须满足 I²C 传输的要求。

3. 时间间隔通常在 10 个 SCL 时钟周期左右。例如，对于 400kbps，时间间隔是 25us。
4. 如果在接收读请求之前 Tx FIFO 仍然有数据，I²C 接口就会产生一个 TX_ABRT 中断(IC_RAW_INTR[6])，清空 Tx FIFO 中的数据。
5. 软件写数据到 IC_DATA_CMD 寄存器（其中位 8 设置为 0）。
6. 软件必须先清除 IC_RAW_INTA_STAT 寄存器 RD_REQ 和 TX_ABRT 中断（分别为 bit5，6）
7. I²C 接口释放 SCL，并发送数据字节。
8. 主器件发送重复起始条件控制总线或者发送停止条件释放总线。

从接收的单字节操作

当其他主器件寻址 I²C 接口并且发送数据，I²C 接口工作在从接收模式，步骤如下：

1. 其他 I²C 主器件初始化 I²C 传输，发送地址与 IC_SAR 寄存器中的从机地址匹配。
2. I²C 接口响应发送的地址，识别传输的方向是工作在从接收模式。
3. I²C 接口收到主机发送的数据并将数据存储在接收缓冲中。
4. I²C 接口产生 RX_FULL 中断(IC_RAW_INTR_STAT[2])。如果 RX_FULL 中断被屏蔽(IC_INTR_MASK[2]=0)，建议软件定期查询 IC_STATUS 寄存器中。读到 IC_STATUS 寄存器位 3(RFNE)为 1 时等效于 RX_FULL 中断产生。
5. 软件通过读 IC_DATA_CMD 寄存器中的 bit 7：0 来获得接收到的数据。
6. 主器件发送重复起始条件控制总线或者发送停止条件释放总线。

从机的块传输操作

标准的 I²C 协议中，所有的数据处理都是单个字节的处理，程序通过写一个字节到从机的 Tx FIFO 响应主机的读请求。当一个从机（从发送）接收到主机（主接收）的读请求（RD_REQ）时，最少有一个数据放到从发送的 Tx FIFO。这个 I²C 接口模块可以处理 Tx FIFO 中有多个数据，所以接下来的读请求不需要再产生中断来取数据。最终，这极大的减少了因为每次数据中断导致等待时间。

该模式仅存在当 I²C 接口作为从发送模式。如果主机发送响应从发送传输的数据，从机的 TX FIFO 中没有数据，I²C 接口将拉低 I²C 总线的 SCL 线直到读请求中断（RD_REQ）产生并且 TX FIFO 的数据准备好后才释放 SCL 线。

如果 RX_REQ 中断被屏蔽（IC_INTR_STAT[5]=0），软件可以定期查询读 IC_RAW_INTR_STAT 寄存器。当读到 IC_RAW_INTR_STAT[5] 返回为 1 等效于产生了 RX_REQ 中断。

RD_REQ 中断由于读请求产生，像中断一样必须退出中断服务程序（ISR）时清除。在中断服务程序中（ISR）可以写一个或多个字节的数据到 TX FIFO。在这些字节传输给主机的过程中，如果主机响应了最后一个字节，从机将必须再次产生 RD_REQ 中断请求。这是因为主请求更多的数据。

如果主机接收了来自 I²C 接口的 n 字节，但是程序写到 Tx FIFO 中的数据个数大于 n，从机在完成要求的 n 字节的数据发送后，将会清空 Tx FIFO 并且忽略额外的字节。

20.4.2 主模式

初始化配置

1. 通过设置 IC_ENABLE[0]=0 来禁止 I²C 接口
2. 配置 IC_CON 寄存器的 bit 2：1 设置 I²C 工作的速率模式（标准模式、快速模式）。同时确保 bit 6（IC_SLAVE_DISABLE）为 1，且 bit 0（MASTER_MODE）为 1。
3. 往 IC_TAR 寄存器写入 I²C 器件地址。设置该寄存器可配置为广播地址或起始字节命令。

4. 置位 IC_ENABLE[0] 使能 I²C 接口。
5. 将传输的数据以及传输方向写入到 IC_DATA_CMD 寄存器中。如果在使能 I²C 接口之前配置了 IC_DATA_CMD 寄存器，数据和命令都会丢失，这是因为在 I²C 接口禁止的情况下缓冲是清空的。

以上的步骤将会使得 I²C 接口产生一个起始条件并发送地址字节数据到 I²C 总线上。

主发送和主接收

I²C 接口支持读写的动态切换。当发送数据时，写数据到 I²C RX/TX 数据缓冲和命令寄存器的低字节中 (IC_DATA_CMD)，配置 CMD 位为 0 产生写操作。接下来的读命令，不需要设置 IC_DATA_CMD 寄存器的低字节，只需要确保 CMD 位为 1。如果发送 FIFO 为空，I²C 模块拉低 SCL 直到下个命令写入到发送 FIFO 中。

程序流程图

下面的流程图为 I²C 接口作为主机的程序示例：




图 158. I²C 接口主机流程图

20.4.3 I²C 中止传输

IC_ENABLE 寄存器中的 ABRT 控制位允许软件在完成 TX FIFO 中传输命令之前放弃 I²C 总线。作为 ABORT 请求的响应，I²C 模块发出一个停止条件到 I²C 总线，同时清空 TX FIFO。中止传输操作值允许在主模式下。

程序流程

1. 停止往 Tx FIFO (IC_DATA_CMD) 中写新的命令
2. 如果工作在 DMA 模式中，置 TDMAE=0 禁止发送 DMA。
3. 置 IC_ENABLE 寄存器 ABRT 位为 1
4. 等待 TX_ABRT 中断

20.5 利用 DMA 通信

I²C 接口支持用 DMA 来发送和接收数据。通过设置 IC_DMA_CR 寄存器中的对应位可以单独开启 DMA 发送或者 DMA 接收。发送时数据寄存器变空或接收时数据寄存器变满，则产生 DMA 请求。DMA 请求必须在当前字节传输结束之前被响应。

利用 DMA 发送

通过设置 IC_DMA_CR 寄存器的 TDMAE 位可以激活 DMA 发送模式。为 I²C 分配好 DMA 通道后，当发送数据时，DMA 控制器会将数据从预置的存储区装载进 IC_DATA_CMD 寄存器。

利用 DMA 接收

通过设置 IC_DMA_CR 寄存器的 RDMAE 位可以激活 DMA 接收模式。为 I²C 分配好 DMA 通道后，当每次接收到数据字节时，DMA 控制器会将数据从 IC_DATA_CMD 寄存器中传送到预置的存储区。

20.6 I²C 中断

下表列出了 I²C 的中断位以及它们的设置和清除方式。部分位由硬件置位并由软件清除；另一部分位由硬件置位和清除。

表 70. 中断位的置位和清除

中断位	硬件置位/软件清除	硬件置位和清除
GEN_CALL	√	x
START_DET	√	x
STOP_DET	√	x
ACTIVITY	√	x
RX_DONE	√	x
TX_ABRT	√	x
RD_REQ	√	x
TX_EMPTY	x	√
TX_OVER	√	x
RX_FULL	x	√
RX_OVER	√	x
RX_UNDER	√	x

下图描述了中断寄存器中，中断位被硬件置位和软件清除的操作




图 159. 中断机制

20.7 I²C 寄存器描述

表 71. I²C 寄存器描述概览

Offset	Acronym	Register Name	Reset	Section
0x00	IC_CON	I ² C 控制寄存器	0x00000011	小节 20.7.1
0x04	IC_TAR	I ² C 目标地址寄存器	0x00000055	小节 20.7.2
0x08	IC_SAR	I ² C 从机地址寄存器	0x00000055	小节 20.7.3
0x10	IC_DATA_CMD	I ² C 数据命令寄存器	0x00000001	小节 20.7.4
0x14	IC_SS_SCL_HCNT	标准模式 I ² C 时钟高电平计数寄存器	0x00000190	小节 20.7.5
0x18	IC_SS_SCL_LCNT	标准模式 I ² C 时钟低电平计数寄存器	0x000001D6	小节 20.7.6
0x1C	IC_FS_SCL_HCNT	快速模式 I ² C 时钟高电平计数寄存器	0x00000036	小节 20.7.7
0x20	IC_FS_SCL_LCNT	快速模式 I ² C 时钟低电平计数寄存器	0x00000082	小节 20.7.8
0x2C	IC_INTR_STAT	I ² C 中断状态寄存器	0x00000000	小节 20.7.9
0x30	IC_INTR_MASK	I ² C 中断屏蔽寄存器	0x00000000	小节 20.7.10
0x34	IC_RAW_INTR_STAT	I ² C RAW 中断寄存器	0x00000000	小节 20.7.11
0x38	IC_RX_TL	I ² C 接收阈值	0x00000000	小节 20.7.12
0x3C	IC_TX_TL	I ² C 发送阈值	0x00000000	小节 20.7.13
0x40	IC_CLR_INTR	I ² C 组合和独立中断清除寄存器	0x00000000	小节 20.7.14

Offset	Acronym	Register Name	Reset	Section
0x44	IC_CLR_RX_UNDER	I ² C 清除 RX_UNDER 中断寄存器	0x00000000	小节 20.7.15
0x48	IC_CLR_RX_OVER	I ² C 清除 RX_OVER 中断寄存器	0x00000000	小节 20.7.16
0x4C	IC_CLR_TX_OVER	I ² C 清除 TX_OVER 中断寄存器	0x00000000	小节 20.7.17
0x50	IC_CLR_RD_REQ	I ² C 清除 RD_REQ 中断寄存器	0x00000000	小节 20.7.18
0x54	IC_CLR_TX_ABRT	I ² C 清除 TX_ABRT 中断寄存器	0x00000000	小节 20.7.19
0x58	IC_CLR_RX_DONE	I ² C 清除 RX_DONE 中断寄存器	0x00000000	小节 20.7.20
0x5C	IC_CLR_ACTIVITY	I ² C 清除 ACTIVITY 中断寄存器	0x00000000	小节 20.7.21
0x60	IC_CLR_STOP_DET	I ² C 清除 STOP_DET 中断寄存器	0x00000000	小节 20.7.22
0x64	IC_CLR_START_DET	I ² C 清除 START_DET 中断寄存器	0x00000000	小节 20.7.23
0x68	IC_CLR_GEN_CALL	I ² C 清除 GEN_CALL 中断寄存器	0x00000000	小节 20.7.24
0x6C	IC_ENABLE	I ² C 使能寄存器	0x00000000	小节 20.7.25
0x70	IC_STATUS	I ² C 状态寄存器	0x00000006	小节 20.7.26
0x74	IC_TXFLR	I ² C 发送缓冲水平寄存器	0x00000006	小节 20.7.27
0x78	IC_RXFLR	I ² C 接收缓冲水平寄存器	0x00000006	小节 20.7.28
0x7C	IC_SDA_HOLD	I ² C SDA 保持时间寄存器	0x00010001	小节 20.7.29
0x88	IC_DMA_CR	I ² C DMA 控制寄存器	0x00000000	小节 20.7.30
0x94	IC_SDA_SETUP	I ² C SDA 建立时间寄存器	0x00000064	小节 20.7.31
0x98	IC_ACK_GENERAL_CALL	I ² C 广播呼叫 ACK 寄存器	0x00000001	小节 20.7.32

20.7.1 I²C 控制寄存器 (IC_CON)

起始地址: I2C1:0x40005400, I2C2:0x40005800

地址偏移: 0x00

复位值: 0x0011

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							TX_EMPTY	STOP_DET	SLAVE_DIS	RESTART_EN	10BITADDR_MASTER	10BITADDR_SLAVE	SPEED	MASTER	
							rw	rw	rw	rw	r	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 9	保留		0h	始终读为 0。
8	TX_EMPTY_CTRL	rw	0h	该位控制 TX_EMPTY 中断产生, 细节参考 IC_RAW_INTR_STAT 寄存器。

Bit	Field	Type	Reset	Description
7	STOP_DET_IFADDRESSED	rw	0h	在从机模式下，是否产生 STOP_DET 中断。 1: 当地址匹配时才产生 STOP_DET 中断 0: 无论地址是否匹配，都产生 STOP_DET 中断 该位仅适用于从机模式 注：广播地址寻址时，如果该位置位，从机不产生 STOP_DET 中断。STOP_DET 中断仅当发送的地址与从机地址匹配时产生。
6	SLAVE_DISABLE	rw	0h	该位控制 I²C 接口从机禁止（This bit controls whether I²C has its slave disabled） 0: 从机使能 1: 从机禁止
5	RESTART_EN	rw	0h	当作为主机时该位控制是否发送 RESTART 条件（Determines whether RESTART conditions may be sent when acting as a master） 0: 禁止 1: 使能 当 RESTART 禁止，I²C 接口作为主机时不能执行以下功能： 发送起始字节 组合格式模式下改变传输方向 10 位的地址格式的读操作 替换 RESTART 条件为先发送停止条件再发送起始条件。 如果上述操作执行会置位 IC_RAW_INTR_STAT 寄存器的位 6（TX_ABORT）
4	10BITADDR_MASTER	r	0h	I²C 作为主机时的地址格式（Address mode when acting as a master） 0: 7 位的地址格式 1: 10 位的地址格式
3	10BITADDR_SLAVE	rw	0h	当作为从机时，该位控制响应 10 位或者 7 位地址（When acting as a slave, this bit controls whether the I²C responds to 7- or 10-bit addresses） 0: 7 位的寻址地址。I²C 接口忽略处理 10 位的寻址。对于 7 位寻址，仅比较 IC_SAR 寄存器的低 7 位 1: 10 位的寻址地址。I²C 仅响应 10 位的寻址，接收地址与 IC_SAR 的 10 位比较
2: 1	SPEED	rw	0h	该两位控制 I²C 接口工作的速率模式（These bits control at which speed the I²C operates） 该设置仅当 I²C 接口工作在主机模式下有效。 1: 标准模式 (0 ~ 100Kbps) 2: 快速模式 (400Kbps)

Bit	Field	Type	Reset	Description
0	MASTER_MODE	rw	0h	该位控制主机模式（This bit controls whether the I ² C master is enabled） 0：主机禁止 1：主机使能

IC_SLAVE_DISABLE（bit 6）和 MASTER_MODE（bit 0）配置如下表所列：

表 72. IC_SLAVE_DISABLE（bit 6）和 MASTER_MODE（bit 0）配置

IC_SLAVE_DISABLE IC_CON[6]	MASTER_MODE IC_CON[0]	状态
0	0	从机器件
0	1	配置错误
1	0	配置错误
1	1	主机器件

20.7.2 I²C 目标地址寄存器（IC_TAR）

起始地址：I2C1:0x40005400,I2C2:0x40005800

地址偏移：0x04

复位值：0x0055

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				SPECIAL	GC_OR_START	IC_TAR									
rw				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 12	保留		0h	始终读为 0。
11	SPECIAL	rw	0h	该位指示软件执行的是否是特殊命令（广播呼叫或者起始字节命令） 0：忽略位 10 GC_OR_START，正常使用 IC_TAR 位 1：执行特殊 I ² C 命令如 GC_OR_START 位描述

Bit	Field	Type	Reset	Description
10	GC_OR_START	rw	0h	如果位 11 置位，该位显示 I ² C 执行的是广播呼叫还是起始字节（If bit 11 (SPECIAL) is set to 1, then this bit indicates whether a General Call or START byte command is to be performed by the I ² C） 0：广播呼叫地址。发送广播呼叫地址时只能执行写操作。I ² C 接口一直工作在广播地址模式下直到 SPECIAL (bit11) 的值被清零 1：起始字节命令
9 : 0	TAR	rw	0h	主操作的目标地址（This is the target address for any master transaction） 当发送一个广播地址，这些位就可以忽略。 要产生开始字节的命令，CPU 只需要对这些位写一次。

20.7.3 I²C 从机地址寄存器 (IC_SAR)

起始地址：I2C1:0x40005400,I2C2:0x40005800

地址偏移：0x08

复位值：0x55

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						I2C_SAR[9:0]									
						rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 10	保留		0h	始终读为 0。
9 : 0	SAR	rw	0h	当 I ² C 接口工作在从机模式下，这些存储从机地址对于 7 位的地址格式，只有 SAR[6: 0] 有效。

20.7.4 I²C 数据命令寄存器 (IC_DATA_CMD)

起始地址：I2C1:0x40005400,I2C2:0x40005800

地址偏移：0x10

复位值：0x1

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved					RESTART	STOP	CMD	DAT[7:0]							
					w	w	w	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 11	保留		0h	始终读为 0。
10	RESTART	w	0h	发送或接收之前，是否产生一个 RESTART 信号 仅在 IC_EMPTYFIFO_HOLD_MASTER_EN 的配置为‘1’时有效。 1: 如果 IC_RESTART_EN 信号为‘1’，数据接收或发送（根据 CMD 的值）前产生一个 RESTART 的信号，无论前一个命令是否改变数据的传输方向。如果 IC_RESTART_EN 信号为‘0’，STOP 信号将紧跟 START 信号 0: 如果 IC_RESTART_EN 信号为‘1’，仅在前一个命令改变传输方向时才产生 RESTART 信号。如果 IC_RESTART_EN 信号为‘0’，STOP 信号将紧跟 START 信号
9	STOP	w	0h	STOP: 发送或接收之后，是否产生一个 STOP 信号 仅在 IC_EMPTYFIFO_HOLD_MASTER_EN 的配置为“1”时有效。 1: 当前字节之后产生一个 STOP 信号，无论 Tx FIFO 是否为空。如果 Tx FIFO 不为空，主机立即发出一个新的传输及总线仲裁信号 0: 当前字节之后不产生一个 STOP 信号，无论 Tx FIFO 是否为空。主机继续当前传输（发送或接收数据根据 CMD 的值）。如果 Tx FIFO 为空，主机将拉低 SCL 挂起总线直至 Tx FIFO 收到新数据
8	CMD	w	0h	控制在主模式下执行读或写操作 1: 读 0: 写 当一个命令进入 TX FIFO，该位用于区分读写命令。在从接收模式下，该位写值操作被忽略。在从发送模式下，写 0 表示 IC_DATA_CMD 寄存器的数据准备发送。
7:0	DAT	rw	0h	I ² C 总线待发送或者接收到的数据

20.7.5 标准模式 I²C 时钟高电平计数寄存器 (IC_SS_SCL_HCNT)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x14

复位值: 0x190

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
I2C_SS_SCL_HCNT															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 0	IC_SS_SCL_HCNT	rw	0h	I ² C 接口标准模式下 SCL 时钟高电平周期 注意：该寄存器可配置值在 6 和 65525 之间，这是由于 I ² C 接口使用了一个 16 位的计数器，该计数器值等于 IC_SS_SCL_HCNT+10 时标志 I ² C 总线处于空闲状态。

20.7.6 标准模式 I²C 时钟低电平计数寄存器 (IC_SS_SCL_LCNT)

起始地址：I2C1:0x40005400,I2C2:0x40005800

地址偏移：0x18

复位值：0x1D6

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
I2C_SS_SCL_LCNT															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 0	IC_SS_SCL_LCNT	rw	0h	I ² C 接口标准模式下 SCL 时钟低电平周期 最小值为 8。

20.7.7 快速模式 I²C 时钟高电平计数寄存器 (IC_FS_SCL_HCNT)

起始地址：I2C1:0x40005400,I2C2:0x40005800

地址偏移：0x1C

复位值：0x036

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
I2C_FS_SCL_HCNT															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 0	IC_FS_SCL_HCNT	rw	0h	I ² C 接口快速模式下 SCL 时钟高电平周期 当 I ² C 工作在标准模式下该寄存器为只读且返回值为 0。 最小值为 6。

20.7.8 快速模式 I²C 时钟低电平计数寄存器 (IC_FS_SCL_LCNT)

起始地址：I2C1:0x40005400,I2C2:0x40005800

地址偏移：0x20

复位值：0x082

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
I2C_FS_SCL_LCNT															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 0	IC_FS_SCL_LCNT	rw	0h	I ² C 接口快速模式下 SCL 时钟低电平周期 当 I ² C 工作在标准模式下该寄存器为只读且返回值为 0。 最小值为 8。

20.7.9 I²C 中断状态寄存器 (IC_INTR_STAT)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x2C

复位值: 0x000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		D	R_RESTART_DET	R_GEN_CALL	R_START_DET	R_STOP_DET	R_ACTIVITY	R_RX_DONE	R_TX_ABORT	R_RD_REQ	R_TX_EMPTY	R_TX_OVER	R_RX_FULL	R_RX_OVER	R_RX_UNDER
		r	r	r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
15 : 14	保留		0h	始终读为 0。
13 : 0		r		具体每位描述可以参考 IC_RAW_INTR_STAT 寄存器

20.7.10 I²C 中断屏蔽寄存器 (IC_INTR_MASK)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x30

复位值: 0x000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				M_GEN_CALL	M_START_DET	M_STOP_DET	M_ACTIVITY	M_RX_DONE	M_TX_ABORT	M_RD_REQ	M_TX_EMPTY	M_TX_OVER	M_RX_FULL	M_RX_OVER	M_RX_UNDER
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 12	保留		0h	始终读为 0。
11 : 0		rw		每一位屏蔽 IC_INTR_STAT 对应位。

20.7.11 I²C RAW 中断寄存器 (IC_RAW_INTR_STAT)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x34

复位值: 0x000

IC_RAW_INTR_STAT 与 IC_INTR_STAT 寄存器的区别在于前者不会被屏蔽。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				GEN_CALL	START_DET	STOP_DET	ACTIVITY	RX_DONE	TX_ABORT	RD_REQ	TX_EMPTY	TX_OVER	RX_FULL	RX_OVER	RX_UNDER
				r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
15 : 12	保留		0h	始终读为 0。
11	GE_CALL	r		广播呼叫 (General call) 接收到广播呼叫地址时置位。 禁止 I ² C 接口或者当 CPU 读 IC_CLR_GEN_CALL 寄存器时清零。I ² C 将接收的数据存储在接收缓冲中。
10	START_DET	r		起始条件检测 (Start condition detection) 无论 I ² C 接口工作在主机或者从机, 一旦检测到 I ² C 接口上起始或者重复起始条件即置位该位
9	STOP_DET	r		停止条件检测 (Stop condition detection) 该位状态依据 IC_CON 寄存器的 STOP_DET_IFADDRESSED 的状态 当 STOP_DET_IFADDRESSED = 0 无论 I ² C 接口工作在主机或者从机, 一旦检测到 I ² C 接口上停止条件时即置位该位。从机模式下, 无论寻址是否匹配都会产生一个 STOP_DET 中断 当 STOP_DET_IFADDRESSED = 1 在主机模式下 (MASTER_MODE = 1), 该位显示 I ² C 接口是否发生停止条件 在从机模式下 (MASTER_MODE = 0), 仅当从机地址匹配成功时产生一个 STOP_DET 中断。

Bit	Field	Type	Reset	Description
8	ACTIVITY	r		I²C 接口激活，该位用于捕捉 I²C 模块的活动状态 置位后只能由以下四种方式清零： 禁止 I²C 接口 读 IC_CLR_ACTIVITY 寄存器 读 IC_CLR_INTR 寄存器 系统复位 一旦置位后，只能由上述方式清零，即使 I²C 处于空闲状态，该位也仍然保持为高直到被清零。
7	RX_DONE	r		从发送结束（Transmit done） 当 I²C 作为从发送时，如果发送一个字节的数据后主机没有响应，将会置位该位。 该情况发生在传输的最后一个字节，表示传输结束。
6	TX_ABRT	r		发送中止（Transmit abort） 当 I²C 接口作为发送机时，不能发送完缓冲中的数据时置位。 注意：发送中止会将 I²C 接口中的接收和发送缓冲清空。发送缓冲会处于刷新状态直到读 IC_CLR_TX_ABRT 寄存器。一旦该读操作执行后，发送就可以接收 APB 总线上的新的数据。
5	RD_REQ	r		读请求（Read request） 当 I²C 作为从机，其他主机试图从 I²C 接口读取数据时置位。 I²C 接口会使总线保持等待状态（SCL=0）直到中断被处理。这就意味着 I²C 接口作为从机时被其他主机寻址成功且要求发送数据。处理器必须响应该中断然后写入数据到 IC_DATA_CMD 寄存器中。当处理器读 IC_CLR_RD_REQ 寄存器该位清零。
4	TX_EMPTY	r		发送缓冲空（Transmit buffer empty） 该位状态取决于 IC_CON 寄存器中的 TX_EMPTY_CTRL 状态： 当 TX_EMPTY_CTRL=0，发送缓冲为空时置位 当 TX_EMPTY_CTRL=1，发送缓冲为空且内部移位寄存器结束时置位 当发送缓冲非空时由硬件自动清零。
3	TX_OVER	r		发送缓冲过载（Transmit buffer over） 发送缓冲满时处理器写入新的数据导致溢出时置位。
2	RX_FULL	r		接收缓冲非空（Receive buffer not empty） 当接收缓冲非空时置位。 当接收缓冲为空时由硬件清零。
1	RX_OVER	r		接收缓冲过载（Receive buffer over） 接收缓冲满且有收到新的数据时置位。此时 I²C 接口会响应，但新的数据会丢失。

Bit	Field	Type	Reset	Description
0	RX_UNDER	r		接收缓冲欠载 (Receive buffer under) 当 RX FIFO 为空时处理器读 IC_DATA_CMD 寄存器时置位。

20.7.12 I²C 接收阈值 (IC_RX_TL)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x38

复位值: 0x000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								RX_TL[7:0]							
								r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
15 : 8	保留		0h	始终读为 0。
7 : 0	RX_TL[7: 0]	r	0h	接收 FIFO 阈值 (Receive FIFO threshold level) 控制 RX_FULL 中断触发。

20.7.13 I²C 发送阈值 (IC_TX_TL)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x3C

复位值: 0x000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TX_TL[7:0]							
								r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
15 : 8	保留		0h	始终读为 0。
7 : 0	TX_TL[7: 0]	r	0h	接收 FIFO 阈值 (Receive FIFO threshold level) 控制 TX_EMPTY 中断触发。

20.7.14 I²C 组合和独立中断清除寄存器 (IC_CLR_INTR)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x40

复位值: 0x000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															CLR_INTR

Bit	Field	Type	Reset	Description
15 : 8	保留		0h	始终读为 0。
0	CLR_INTR	r	0h	读该寄存器将会清除所有组合中断、独立中断 该位不清除硬件可自动清除的中断，仅清除软件可清除中断。

20.7.15 I²C 清除 RX_UNDER 中断寄存器 (IC_CLR_RX_UNDER)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x44

复位值: 0x000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															CLR_RX_UNDER

Bit	Field	Type	Reset	Description
15 : 1	保留		0h	始终读为 0。
0	CLR_RX_UNDER	r	0h	读该寄存器清零 RX_UNDER 中断 (IC_RAW_INTR_STAT[0])

20.7.16 I²C 清除 RX_OVER 中断寄存器 (IC_CLR_RX_OVER)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x48

复位值: 0x000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															CLR_RX_OVER

Bit	Field	Type	Reset	Description
15 : 1	保留		0h	始终读为 0。
0	CLR_RX_OVER	r	0h	读该寄存器清零 RX_OVER 中断 (IC_RAW_INTR_STAT[1])

20.7.17 I²C 清除 TX_OVER 中断寄存器 (IC_CLR_TX_OVER)

起始地址: I2C1:0x40005400.I2C2:0x40005800

地址偏移: 0x4C

复位值: 0x000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															CLR_TX_OVER

Bit	Field	Type	Reset	Description
15 : 1	保留		0h	始终读为 0。
0	CLR_TX_OVER	r	0h	读该寄存器清零 TX_OVER 中断 (IC_RAW_INTR_STAT[3])

20.7.18 I²C 清除 RD REQ 中断寄存器 (IC CLR RD REQ)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x50

复位值: 0x000

11

1

1

1

1

11

1

1

1

1

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															
CLR_RX_DONE															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															CLR_STOP_DEF
															r

Bit	Field	Type	Reset	Description
15 : 1	保留		0h	始终读为 0。
0	CLR_STOP_DET	r	0h	读该寄存器清零 STOP_DET 中断 (IC_RAW_INTR_STAT[9])

20.7.23 I²C 清除 START_DET 中断寄存器 (IC_CLR_START_DET)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x64

复位值: 0x000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															CLR_START_DEF
															r

Bit	Field	Type	Reset	Description
15 : 1	保留		0h	始终读为 0。
0	CLR_START_DET	r	0h	读该寄存器清零 START_DET 中断 (IC_RAW_INTR_STAT[10])

20.7.24 I²C 清除 GEN_CALL 中断寄存器 (IC_CLR_GEN_CALL)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x68

复位值: 0x000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														CLR_GEN_CALL	r

Bit	Field	Type	Reset	Description
15 : 1	保留		0h	始终读为 0。
0	CLR_GEN_CALL	r	0h	读该寄存器清零 GEN_CALL 中断 (IC_RAW_INTR_STAT[11])

20.7.25 I²C 使能寄存器 (IC_ENABLE)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x6C

复位值: 0x000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													ABORT	ENABLE	
													rw	rw	

Bit	Field	Type	Reset	Description
15 : 2	保留		0h	始终读为 0。
1	ABORT	rw	0h	I ² C 传输中止 (I ² C transfer abort) 0: 中止没有发生或者已经结束 1: 中止操作正在进行 I ² C 模块作为主机时置位时可以软件中止 I ² C 的传输。一旦置位不能立即清除。置位后 I ² C 模块控制逻辑会在完成当前传输之后产生一个 STOP 条件和清空发送缓冲, 中止操作之后产生 TX_ABRT 中断。 该 ABRT 位会在中止操作结束后自动清零。
0	ENABLE	rw	0h	I ² C 模块使能 (I ² C mode enable) 0: 禁止 I ² C 模块 (发送和接收缓冲保持擦除状态) 1: 使能 I ² C 模块

20.7.26 I²C 状态寄存器 (IC_STATUS)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x70

复位值: 0x006

该寄存器只读, 指示当前传输和缓冲状态, 状态位不产生中断。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									SLV_ACTIVITY	MST_ACTIVITY	RFF	RFNE	TFE	TFNE	ACTIVITY
									r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
15 : 7	保留		0h	始终读为 0。
6	SLV_ACTIVITY	r	0h	从机状态机活动状态位 (Slave FSM activity status) 0: 从机状态机处于 IDLE 状态, 所以 I ² C 从机部分不活动 1: 从机状态机不处于 IDLE 状态, 所以 I ² C 从机部分活动
5	MST_ACTIVITY	r	0h	主机状态机活动状态位 (Master FSM activity status) 0: 主机状态机处于 IDLE 状态, 所以 I ² C 主机部分不活动 1: 主机状态机不处于 IDLE 状态, 所以 I ² C 主机部分活动
4	RFF	r	0h	接收缓冲满 (Receive FIFO completely full) 0: 接收缓冲未滿 1: 接收缓冲满
3	RFNE	r	0h	接收缓冲非空 (Receive FIFO not empty) 0: 接收缓冲空 1: 接收缓冲非空
2	TFE	r	0h	发送缓冲空 (Transmit FIFO completely empty) 0: 发送缓冲非空 1: 发送缓冲空
1	TFNF	r	0h	发送缓冲未滿 (Transmit FIFO not full) 0: 发送缓冲满 1: 发送缓冲未滿
0	ACTIVITY	r	0h	I ² C 位活动状态 (I ² C activity status) MST_ACTIVITY 位与 SLV_ACTIVITY 位相或的结果。

20.7.27 I²C 发送缓冲水平寄存器 (IC_TXFLR)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x74

复位值: 0x006

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														TXFLR	
														r	r

Bit	Field	Type	Reset	Description
15 : 2	保留		0h	始终读为 0。
1 : 0	TXFLR	r	0h	发送缓冲中有效数据个数 (0 ~ 2)

20.7.28 I²C 接收缓冲水平寄存器 (IC_RXFLR)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x78

复位值: 0x006

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														RXFLR	
														r	r

Bit	Field	Type	Reset	Description
15 : 2	保留		0h	始终读为 0。
1 : 0	RXFLR	r	0h	接收缓冲中有效数据个数 (0 ~ 2)

20.7.29 I²C SDA 保持时间寄存器 (IC_SDA_HOLD)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x7C

复位值: 0x0001 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								I2C_SDA_RX_HOLD							
								r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
I2C_SDA_TX_HOLD															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
31 : 24	保留		0h	始终读为 0。
23 : 16	IC_SDA_RX_HOLD	r	0h	当 I ² C 器件作为接收时, SDA 保持时间, 单位为 APB1 系统时钟周期
15 : 0	IC_SDA_TX_HOLD	r	0h	当 I ² C 器件作为发送时, SDA 保持时间, 单位为 APB1 系统时钟周期

20.7.30 I²C DMA 控制寄存器 (IC_DMA_CR)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x88

复位值: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														TDMAE	RDMAE
														rw	rw

Bit	Field	Type	Reset	Description
15 : 2	保留		0h	始终读为 0。
1	TDMAE	rw	0h	发送 DMA 使能 (Transmit DMA enable) 0: 发送 DMA 禁止 1: 发送 DMA 使能
0	RDMAE	rw	0h	接收 DMA 使能 (Receive DMA enable) 0: 接收 DMA 禁止 1: 接收 DMA 使能

20.7.31 I²C SDA 建立时间寄存器 (IC_SDA_SETUP)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x94

复位值: 0x0064

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								SDA_SETUP							
								rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
15 : 8	保留		0h	始终读为 0。
7 : 0	SDA_SETUP	rw	0h	SDA 建立时间 (SDA setup) 如果有要求建议延迟时间为 1000nS, APB1 时钟频率为 10MHZ 时, 建议该寄存器设为 11。该寄存器最小值为 2。

20.7.32 I²C 广播呼叫 ACK 寄存器 (IC_ACK_GENERAL_CALL)

起始地址: I2C1:0x40005400,I2C2:0x40005800

地址偏移: 0x98

复位值: 0x0001

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															ACK_GEN_CALL
															rw

Bit	Field	Type	Reset	Description
15 : 8	保留		0h	始终读为 0。
7 : 0	ACK_GEN_CALL	rw	0h	广播呼叫 ACK (ACK general call) 1: 接收到广播呼叫后响应 ACK 0: 接收到广播呼叫后不响应, 也不产生中断

21 通用异步收发器 (UART)

21.1 UART 简介

通用异步收发器 (UART) 提供了一种灵活的方法与使用工业标准 NRZ 异步串行数据格式的外部设备之间进行全双工数据交换。UART 利用分数波特率发生器提供宽范围的波特率选择。它支持同步单向通信和半双工单线通信, 以及调制解调器 (CTS/RTS) 操作。

使用多缓冲器配置的 DMA 方式, 可以实现高速数据通信。

21.2 UART 主要特征

- 支持异步方式下 RS-232S 协议, 符合工业标准 16550
- 支持 DMA 请求
- 全双工异步操作
- 分数波特率发生器系统
- 发送和接收共用的可编程波特率
- 单独分开的发送和接收缓冲寄存器
- 内置一个字节发送和接收缓冲
- 发送和接收数据低位在前
- 一个起始位开始, 后面接数据位, 输出的数据长度可为 5 位、6 位、7 位、8 位, 最后为停止位。另外可选择是否有加奇偶校验位, 奇偶校验位在数据位之后停止位之前。
- 支持硬件奇数或者偶数校验产生和侦测
- 线断开产生和侦测
- 支持硬件自动流控制
- 支持下面中断源:
 - 发送端 BUFFER 空
 - 接收端数据有效
 - 接收缓冲缓存溢出
 - 帧错误
 - 奇偶校验错误
 - 断开错误

21.3 UART 功能概述

任何 UART 双向通信至少需要两个脚: 接收数据输入 (RX) 和发送数据输出 (TX)。

RX: 接收数据串行输入。通过过采样技术来区别数据和噪音, 从而恢复数据。

TX: 发送数据输出。当发送器被禁止时, 输出引脚恢复到它的 I/O 端口配置。当发送器被激活, 并且不发送数据时, TX 引脚处于高电平。

- 总线在发送或接收前应处于空闲状态
- 一个起始位
- 一个数据字 (5, 6, 7 或 8 位), 最低有效位在前
- 1, 1.5, 2 个的停止位, 由此表明数据帧的结束
- 使用分数波特率发生器——16 位整数和 4 位小数的表示方法。

下列引脚在硬件流控模式中需要：

- nCTS：清除发送，若是高电平，在当前数据传输结束时阻断下一次的数据发送。
- nRTS：发送请求，若是低电平，表明 UART 准备好接收数据。




图 160. UART 方框图

21.3.1 UART 特性描述

字长可以通过编程 UART_CCR 寄存器中的 CHAR 位，选择 5 ~ 8 位。在起始位期间，TX 脚处于低电平，在停止位期间处于高电平。

空闲符号被视为完全由 ‘1’ 组成的一个完整的数据帧，后面跟着包含了数据的下一帧的开始位（‘1’ 的位数也包括了停止位的位数）。

断开符号被视为在一个帧周期内全部收到 ‘0’（包括停止位期间，也是 ‘0’）。在断开帧结束时，发送器再插入 1 或 2 个停止位（‘1’）来应答起始位。

发送和接收由一个共用的波特率发生器驱动，当发送器和接收器的使能位分别置位时，分别为其产生时钟。




图 161. UART 时序

21.3.2 发送器

发送器根据 CHAR 位的状态发送 5 ~ 8 位的数据字。当发送使能位 (TXEN) 被设置时, 发送移位寄存器中的数据在 TX 脚上输出。

字符发送

在 UART 发送期间, 在 TX 引脚上首先移出数据的最低有效位。在此模式里, UART_TDR 寄存器包含了一个内部总线和发送移位寄存器之间的缓冲器。

每个字符之前都有一个低电平的起始位; 之后跟着的停止位, 其数目可配置。

在数据传输期间不能复位 TXEN 位, 否则将破坏 TX 脚上的数据, 因为波特率计数器停止计数。正在传输的当前数据将丢失。

可配置的停止位

随每个字符发送的停止位的位数可以通过 SPB 位进行编程。

断开帧是 10 位低电平, 后跟停止位; 或者 11 位低电平, 后跟停止位。不可能传输更长的断开帧 (长度大于 10 或者 11 位), 否则会置位中断状态寄存器的 RXBRK_INTF 位。

配置步骤

1. 通过在 UART_GCR 寄存器上置位 UARTEN 位来激活 UART。
2. 编程 UART_CCR 的 CHAR 位来定义字长。
3. 在 UART_CCR 中 SPB 编程停止位的位数。
4. 设置 UART_GCR 中的 TXEN 位。
5. 利用 UART_BRR 寄存器选择要求的波特率。
6. 把要发送的数据写进 UART_TDR 寄存器 (此动作清除 TX_INTF 位)。在只有一个缓冲器的情况下, 对每个待发送的数据重复步骤 6。

单字节通信

清零 TX_INTF 位总是通过对数据寄存器的写操作来完成的。TX_INTF 位由硬件来设置，它表明：

- 数据已经从 TDR 移送到移位寄存器，数据发送已经开始
- TDR 寄存器被清空
- 下一个数据可以被写进 UART_TDR 寄存器而不会覆盖先前的数据。

如果 TXIEN 位被设置，此标志将产生一个中断。如果此时 UART 正在发送数据，对 UART_TDR 寄存器的写操作把数据存进 TDR 寄存器，并在当前传输结束时把该数据复制进移位寄存器。

如果此时 UART 没有在发送数据，处于空闲状态，对 UART_TDR 寄存器的写操作直接把数据放进移位寄存器，数据传输开始，TX_INTF 位立即被置起。同时 UART_CSR 的 TXBUF_EMPTY 也会置起。当一帧发送完成时（停止位发送后），同时没有往 UART_TDR 写入新的数据（TDR 寄存器为空），TXC 会置位，表示所有的传输都已经完成。




图 162. 发送时状态位变化

断开符号

设置 BRK 可发送一个断开符号。如果设置 BRK=1，在完成当前数据发送后，将在 TX 线上发送一个断开符号。断开字符发送完成时（在断开符号的停止位时）软件必须设置 BRK = 0。UART 在最后一个断开帧的结束处插入一逻辑‘1’，以保证能识别下一帧的起始位。

21.3.3 接收器

字符接收

在 UART 接收期间，数据的最低有效位首先从 RX 脚移进。在此模式里，UART_RDR 寄存器包含的缓冲器位于内部总线和接收移位寄存器之间。

配置步骤：

1. 将 UART_GCR 寄存器的 UARTEN 置‘1’来激活 UART。
2. 编程 UART_CCR 的 CHAR 位定义字长。

3. 在 UART_CCR 中 SPB 编程停止位的位数。
4. 利用 UART_BRR 寄存器选择要求的波特率。
5. 设置 UART_GCR 的 RXEN 位。激活接收器，使它开始寻找起始位。

当一个字符被接收到时，

- RX_INTF 位被置位。它表明移位寄存器的内容被转移到 RDR。换句话说，数据已经被接收并且可以被读出（包括与之有关的错误标志）。
- 如果 RXIEN 位被设置，产生中断。
- 在接收期间如果检测到帧错误，或溢出错误，错误标志将被置起，
- 软件读 UART_RDR 寄存器。RX_INTF 位必须在下一字符接收结束前被清零。

在接收数据时，RXEN 位不应该被复位。如果 RXEN 位在接收时被清零，当前字节的接收被丢失。

断开符号

当接收到一个断开帧时，UART 会置位 RXBRK_INTF 中断。

溢出错误

如果在 UART_RDR 没有读出前又接收到一个字符，则发生溢出错误。

当溢出错误产生时：

- RXOERR_INTF 位被置位。
- RDR 内容将不会丢失。读 UART_RDR 寄存器仍能得到先前的数据。
- 移位寄存器中以前的内容将被覆盖。随后接收到的数据都将丢失。
- 如果 RXOERREN 位被设置，中断产生。

帧错误

当停止位没有在预期的时间上接收和识别出来时检测到帧错误。当帧错误被检测到时：

- RXFERR_INTF 位被硬件置起。
- 无效数据不会从移位寄存器传送到 UART_RDR 寄存器。
- 如果 RXFERREN 位被设置，中断产生。

21.3.4 分数波特率发生器

接收器和发送器的波特率在 BRR 的整数寄存器和 FRA 的小数寄存器中的值应设置成相同。

$$\text{Tx/Rx 波特率} = f_{\text{CK}} / (16 * \text{UARTDIV})$$

这里的 f_{CK} 是给外设的时钟（PCLK1 用于 UART2、3，PCLK2 用于 UART1）。

UARTDIV 是一个无符号的定点数。这 16 位的值设置在 UART_BRR 寄存器。

在写入 UART_BRR 之后，波特率计数器会被波特率寄存器的新值替换。因此，不要在通信进行中改变波特率寄存器的数值。

如何从 UART_BRR 寄存器值得到 UARTDIV？

例 1：如果 DIV_BRR = 27，DIV_FRA = 12，于是

Mantissa (BRR) = 27

Fraction (FRA) = $12/16 = 0.75$

所以 UARTDIV = 27.75

例 2: 要求 UARTDIV = 25.62, 就有:

$$\text{DIV_Fraction} = 16 * 0.62 = 9.92$$

最接近的整数是: 10 = 0x0A

$$\text{DIV_Mantissa} = \text{mantissa} (25.620) = 25 = 0x19$$

于是, UART_BRR = 0x19

$$\text{UART_FRA} = 0x0A$$

例 3: 要求 UARTDIV = 50.99 就有:

$$\text{DIV_Fraction} = 16 * 0.99 = 15.84$$

最接近的整数是: 16 = 0x10 => FRA[3: 0] 溢出 => 进位必须部分

$$\text{DIV_Mantissa} = \text{mantissa} (50.990 + \text{进位}) = 51 = 0x33$$

于是: UART_BRR = 0x33, UART_FRA = 0x0, UARTDIV = 51

表 73. 设置波特率时的误差计算

波特率		f _{PCLK} = 24MHz			f _{PCLK} = 48MHz		
序号	Kbps	实际	置于波特率寄存器中的值	误差%	实际	置于波特率寄存器中的值	误差%
1	2.4	2.400	625	0%	2.4	1250	0%
2	9.6	9.600	156.5	0%	9.6	312.5	0%
3	19.2	19.2	78.125	0%	19.2	156.25	0%
4	57.6	57.6	26.0417	0%	57.6	52.08	0%
5	115.2	115.384	13	0.15%	115.2	26.02	0%
6	230.4	230.769	6.5	0.16%	230.769	13	0.16%
7	460.8	461.538	3.25	0.16%	461.538	6.5	0.16%
8	921.6	不可能	不可能	不可能	923.076	3.25	0.16%

1. CPU 的时钟频率越低, 则某一特定波特率的误差也越低。可以达到的波特率上限可以由这组数据得到。

2. 只有 UART1 使用 PCLK2 (最高 48MHz)。其它 UART 使用 PCLK1 (最高 24MHz)。

21.3.5 波特率发生器 (BRG)

BRG 是一个专用的 16 位波特率发生器。UART_BRR 寄存器控制 16 位自由运转的计数器的计数周期。

提供期望的波特率和 Fosc (APB 时钟频率), 使用下表所示的公式计算出的值计算近似整数赋值给 UART_BRR (SPBRG) 寄存器。其中下表中的 X 等于 UART_BRR (SPBRG) 寄存器的值 (1 ~ 65536)。同时还可以计算出波特率的误差。

表 74. 波特率公式

模式	Formula
UART 模式	波特率 = Fosc/16X

X = SPBRG 寄存器值 (1 to 65536)

例 4-1 下面是计算波特率误差的例子:

$$\text{Fosc} = 100 \text{ MHz}$$

期望波特 = 9600

期望波特率 = $F_{osc} / 16X$

$9600 = 100000000 / 16X$

$X = 651.04 = 651$

波特率计算值 = $100000000 / 16 * 651 = 9600.6$

误差 = (波特率计算值 - 波特率期望值) / 波特率期望值

$= (9600.6 - 9600) / 9600$

$= 0.006\%$

往 SPBRG 寄存器写入新值会将 BRG 计数器复位（或者清零）。该功能确保了 BRG 不要等到下一个计数溢出后才产生新的波特率。

21.3.6 采样

由于异步操作没有单独的时钟，接收器需要一个同步于接收器方法。为了能够在接收引脚‘RX’获得正确的字符数据，UART 有一个检测电路。UART 采用 16 倍数据波特率‘bclk16’的时钟进行采样 RX 引脚的数据，每个数据有 16 个时钟采样，取中间第 7，8，9 的下降沿的采样值。




图 163. RX 引脚采样方案

21.3.7 校验控制

奇偶控制（发送时生成一个奇偶位，接收时进行奇偶校验）可以通过设置 UART_CCR 寄存器上的 PEN 位而激活。如果奇偶校验出错，无效数据不会从移位寄存器传送到 UART_RDR 寄存器。

偶校验：校验位使得一帧中的数据以及校验位中‘1’的个数为偶数。

例如：数据 = 00110101，有 4 个‘1’，如果选择偶校验（在 UART_CCR 中的 PSEL = 1），校验位将是‘0’。

奇校验：此校验位使得一帧中的数据以及校验位中‘1’的个数为奇数。

例如：数据 = 00110101，有 4 个‘1’，如果选择奇校验（在 UART_CCR 中的 PSEL = 0），校验位将是‘1’。

传输模式：如果 UART_CCR 的 PEN 位被置位，写进数据寄存器的数据的 MSB 位被校验位替换后发送出去（如果选择偶校验偶数个‘1’，如果选择奇校验奇数个‘1’）。如果奇偶校验失败，UART_ISR 寄存器中的 RXPERR_INTF 标志被置‘1’，并且如果 RXPERRREN 在被预先设置的话，中断产生。

21.3.8 硬件流控制

利用 nCTS 输入和 nRTS 输出可以控制 2 个设备间的串行数据流。下图表明在这个模式里如何连接 2 个设备。




图 164. 两个 UART 间的硬件流控制

通过将 UART_GCR 中的 AUTOFLOWEN 置位，可以使能 RTS 和 CTS 流控制。

RTS 流控制

如果 RTS 流控制被使能，只要 UART 接收器准备好接收新的数据，nRTS 就变成有效（接低电平）。当接收寄存器内有数据到达时，nRTS 被释放，由此表明希望在当前帧结束时停止数据传输。下图是一个启用 RTS 流控制的通信的例子。




图 165. RTS 流控制

CTS 流控制

如果 CTS 流控制被使能，发送器在发送下一帧前检查 nCTS 输入。如果 nCTS 有效（被拉成低电平），则下一个数据被发送（假设那个数据是准备发送的），否则下一帧数据不被发出去。若 nCTS 在传输期间被变成无效，

当前的传输完成后停止发送。下图是一个 CTS 流控制被启用的通信的例子。




图 166. CTS 流控制

21.3.9 利用 DMA 通信

UART 可以利用 DMA 进行通信。

利用 DMA 发送

使用 DMA 进行发送时，首先在 DMA 控制寄存器上将 UART_TDR 寄存器的地址配置成 DMA 传输的目的地址，将存储器地址配置成 DMA 传输的源地址，并配置传输的数据量。通过设置 UART_GCR 寄存器的 DMAMODE 位来激活 DMA 模式。当 TXEN 位被置‘1’时，DMA 就从指定的 SRAM 区传送数据到 UART_TDR 寄存器。

利用 DMA 接收

使用 DMA 进行接收时，首先在 DMA 控制寄存器上将 UART_RDR 寄存器的地址配置成 DMA 传输的源地址，将存储器地址配置成 DMA 传输的目的地址，并配置传输的数据量。通过设置 UART_GCR 寄存器的 DMAMODE 位来激活 DMA 模式。当 RXEN 位使能时，每接收到一个字节，DMA 就把数据从 UART_RDR 寄存器传送到指定的 SRAM 区。

21.4 UART 中断请求

表 75. UART 中断请求

中断事件	中断状态	使能位
发送缓冲空	TX_INTF	TXIEN
接收到有效数据	RX_INTF	RXIEN
接收溢出错误	RXOERR_INTF	RXOERREN
奇偶校验错误	RXPERR_INTF	RXPERR_INTF
帧错误	RXFERR_INTF	RXFERRREN
UART 接收断开帧	RXBRK_INTF	RXBRKEN

如果设置了对应的中断使能控制位，这些设置就可以产生各自对应的中断。

21.5 UART 寄存器描述

表 76. UART 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	UART_TDR	UART 发送数据寄存器	0x00000000	小节 21.5.1
0x04	UART_RDR	UART 接收数据寄存器	0x00000000	小节 21.5.2
0x08	UART_CSR	UART 当前状态寄存器	0x00000009	小节 21.5.3
0x0C	UART_ISR	UART 中断状态寄存器	0x00000000	小节 21.5.4
0x10	UART_IER	UART 中断使能寄存器	0x00000000	小节 21.5.5
0x14	UART_ICR	UART 中断清除寄存器	0x00000000	小节 21.5.6
0x18	UART_GCR	UART 全局控制寄存器	0x00000000	小节 21.5.7
0x1C	UART_CCR	UART 通用控制寄存器	0x00000030	小节 21.5.8
0x20	UART_BRR	UART 波特率寄存器	0x00000001	小节 21.5.9
0x24	UART_FRA	UART 分数波特率寄存器	0x00000000	小节 21.5.10

21.5.1 UART 发送数据寄存器 (UART_TDR)

起始地址:UART1:0x40013800, UART2=0x40004400, UART3=0x40004800, UART4=0x40004C00, UART5=0x40005000,

地址偏移: 0x00

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TXREG[7: 0]							
								rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31:8	Reserved		0	始终读为 0。
7:0	TXREG	rw	000h	发送数据寄存器 (Transmit data register)

21.5.2 UART 接收数据寄存器 (UART_RDR)

起始地址:UART1:0x40013800, UART2=0x40004400, UART3=0x40004800, UART4=0x40004C00, UART5=0x40005000,

地址偏移: 0x04

复位值: 0x0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								RXREG[7: 0]							
								r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
31:8	Reserved		0	始终读为 0。
7:0	TXREG	r	0	发送数据寄存器（Transmit data register） 该寄存器只读

21.5.3 UART 当前状态寄存器（UART_CSR）

起始地址: UART1=0x40013800, UART2=0x40004400, UART3=0x40004800, UART4=0x40004C00, UART5=0x40005000,

地址偏移: 0x08

复位值: 0x0009

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												TXBUF_EMPTY	TXFULL	RXAVL	TXC
												r	r	r	r

Bit	Field	Type	Reset	Description
31:4	Reserved			始终读为 0。
3	TXBUF_EMPTY	r	0x01	发送缓冲空标识位（Transmit buffer empty flag bit） 1 = 发送缓冲为空 0 = 发送缓冲不为空
2	TXFULL	r	0x00	发送缓冲满满标志位（Transmit buffer full flag bit） 1 = 发送缓冲为满 0 = 发送缓冲不满
1	RXAVL	r	0x00	接收有效字节数据标识位（Receive valid data flag bit） 当接收缓冲接收了一个完整字节的数据时置位该位。 1 = 接收缓冲接收了一个完整有效的字节数据 0 = 接收缓冲为空

Bit	Field	Type	Reset	Description
0	TXC	r	0x01	发送结束标识位 (Transmit complete flag bit) 1 = 发送缓冲和发送移位寄存器都为空 0 = 发送不为空

21.5.4 UART 中断状态寄存器 (UART_ISR)

起始地址: UART1:0x40013800, UART2:0x40004400, UART3:0x40004800, UART4:0x40004C00, UART5:0x40005000,

地址偏移: 0x0C

复位值: 0x0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									RX BPK_ INTF	RXF ERR_ INTF	RXP ERR_ INTF	RXO ERR_ INTF	Res.	RX_ INTF	TX_ INTF
									r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
31:7	Reserved		0	始终读为 0。
6	RXBRK _INTF	r	0	UART 接收断开帧中断标志位 (Receive frame break interrupt flag bit) 在异常停止位后 RX 引脚在一段时间内接收到 10 个或大于 10 位的低电平。 1 = 检测断开帧 0 = 没有断开帧
5	RXFERR _INTF	r	0	帧错误中断标志位 (Frame error interrupt flag bit) 帧错误发生在当检测到异常停止位。 1 = 检测一个帧错误 0 = 没有帧错误
4	RXPERR _INTF	r	0	奇偶校验错误中断标志位 (Parity error interrupt flag bit) 1 = 检测到奇偶校验错误 0 = 没有奇偶校验错误
3	RXOERR _INTF	r	0	接收溢出错误中断标志位 (Receive overflow error interrupt flag bit) 仅当 autoflowen=0 时置位。 1 = 接收溢出错误 0 = 没有溢出错误
2	Reserved		0	始终读为 0。

Bit	Field	Type	Reset	Description
1	RX_INTF	r	0	接收有效数据中断标志位（Receive valid data interrupt flag bit） 当接收缓冲接收了一个完整字节的数据时置位该位。 1 = 接收缓冲有效字节数据 0 = 接收缓冲为空
0	TX_INTF	r	0	发送缓冲空中断标志位（Transmit buffer empty interrupt flag bit） 1 = 发送缓冲空 0 = 发送缓冲不为空

21.5.5 UART 中断使能寄存器（UART_IER）

起始地址:UART1:0x40013800, UART2=0x40004400, UART3=0x40004800, UART4=0x40004C00, UART5=0x40005000,

地址偏移: 0x10

复位值: 0x0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									RX BPK EN	RXF ERR EN	RXP ERR EN	RXO ERR EN	Res.	RX IEN	TX IEN
									rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31:7	Reserved		0	始终读为 0。
6	RXBRKEN	rw	0	UART 接收断开帧中断使能位（Receive frame break interrupt enable bit） 1 = 中断使能 0 = 中断禁止
5	RXFERREN	rw	0	帧错误中断使能位（Frame error interrupt enable bit） 1 = 中断使能 0 = 中断禁止
4	RXPERREN	rw	0	奇偶校验错误中断使能位（Parity error interrupt enable bit） 1 = 中断使能 0 = 中断禁止
3	RXOERREN	rw	0	接收溢出错误中断使能位（Receive overflow error interrupt enable bit） 1 = 中断使能 0 = 中断禁止

Bit	Field	Type	Reset	Description
2	Reserved		0	始终读为 0。
1	RXIEN	rw	0	接收缓冲中断使能位 (Receive buffer interrupt enable bit) 1 = 中断使能 0 = 中断禁止
0	TXIEN	rw	0	发送缓冲空中断使能位 (Transmit buffer empty interrupt enable bit) 1 = 中断使能 0 = 中断禁止

21.5.6 UART 中断清除寄存器 (UART_ICR)

起始地址: UART1:0x40013800, UART2:0x40004400, UART3:0x40004800, UART4:0x40004C00, UART5:0x40005000, UART6:0x40005400

地址偏移: 0x14

复位值: 0x0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									RX BPK CLR	RXF ERR CLR	RXP ERR CLR	RXO ERR CLR	TIME OUT CLR	RXICLR	TXICLR
									W	W	W	W	W	W	W

Bit	Field	Type	Reset	Description
31:7	Reserved		0	始终读为 0。
6	RXBRKCLR	w	0	UART 接收断开帧中断清除位 (Receive frame break interrupt clear bit) 1 = 中断清除 0 = 中断没有清除
5	RXFERRCLR	w	0	帧错误中断使能位 (Frame error interrupt enable bit) 1 = 中断清除 0 = 中断没有清除
4	RXPERRCLR	w	0	奇偶校验错误中断清除位 (Parity error interrupt clear bit) 1 = 中断清除 0 = 中断没有清除
3	RXOERRCLR	w	0	接收溢出错误中断清除位 (Receive overflow error interrupt clear bit) 1 = 中断清除 0 = 中断没有清除

Bit	Field	Type	Reset	Description
2	TIMEOUTCLR	w	0	接收数据超时中断清除标志 (Receive timeout interrupt clear bit) CPU 必须先读 RXREG 然后才能清除该中断 1 = 中断清除 0 = 中断没有清除
1	RXICLR	w	0	接收中断清除位 (Receive interrupt clear bit) 1 = 中断清除 0 = 中断没有清除
0	TXICLR	w	0	发送缓冲空中断清除位 (Transmit buffer empty interrupt clear bit) 1 = 中断清除 0 = 中断没有清除

21.5.7 UART 全局控制寄存器 (UART_GCR)

起始地址: UART1:0x40013800, UART2:0x40004400, UART3:0x40004800, UART4:0x40004C00, UART5:0x40005000,

地址偏移: 0x18

复位值: 0x0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											TXEN	RXEN	AUTO FLOW EN	DMA MODE	UARTEN
											rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31:5	Reserved		0	始终读为 0。
4	TXEN	rw	0	发送使能位 (Enable transmit) 1 = 发送使能 0 = 发送禁止。可以清除 TX BUFFER
3	RXEN	rw	0	接收使能位 (Enable receive) 1 = 接收使能 0 = 接收禁止。可以清除 RX BUFFER.
2	AUTO LOWEN	rw	0	自动流控制使能位 (Automatic flow control enable bit) 1 = 自动流控制使能 0 = 自动流控制禁止
1	DMAMODE	rw	0	DMA 方式选择位 (DMA mode selection bit) 1 = 选择 DMA 方式 0 = 选择正常方式

Bit	Field	Type	Reset	Description
0	UARTEN	rw	0	UART 模块选择位 (UART mode selection bit) 1 = UART 模块使能 0 = UART 模块禁止

21.5.8 UART 通用控制寄存器 (UART_CCR)

起始地址: UART1:0x40013800, UART2=0x40004400, UART3=0x40004800, UART4=0x40004C00, UART5=0x40005000,

地址偏移: 0x1C

复位值: 0x0030

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										CHAR		BPK	SPB	PSEL	PEN
										rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31:6	Reserved		01Ch	始终读为 0。
5:4	CHAR	rw	30h	UART 数据位宽度位 (UART width bit) 00 = 5 位数据 01 = 6 位数据 10 = 7 位数据 11 = 8 位数据 (缺省)
3	BRK	rw	30h	UART 发送断开帧 (UART transmit frame break) 1 = 串行强制输出逻辑 '0' (断开帧) 0 = 禁止断开
2	SPB	rw	30h	停止位选择 (Stop bit selection) 设置发送停止位位数。接收器通常测查一个停止位。 1 = 2 个停止位 (当数据位为 5 位是停止位为 1, 5 其他情况为 2 个停止位) 0 = 1 个停止位
1	PSEL	rw	30h	校验选择位 (Parity selection bit) 当校验使能后, 该位用于选择是采用偶校验还是奇校验。 1 = 偶校验 0 = 奇校验
0	PEN	rw	30h	校验使能位 (Parity enable bit) 1 = 发送接收使能校验 0 = 禁止校验

21.5.9 UART 波特率寄存器 (UART_BRR)

起始地址: UART1:0x40013800, UART2=0x40004400, UART3=0x40004800, UART4=0x40004C00, UART5=0x40005000, UART6=0x40005400

地址偏移: 0x20

复位值: 0x0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIV_Mantissa[15: 0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31:15	Reserved		1	始终读为 0。
15:0	DIV_Mantissa [15:0]	rw	1	UARTDIV 的整数部分 这 16 位定义了 UART 分频器除法因子 (UARTDIV) 的整数部分。 特别注意: 当 DIV_Mantissa 为 0x0 或者 0x1 时, 波特率 = Fosc/16 x 2。

21.5.10 UART 分数波特率寄存器 (UART_FRA)

起始地址: UART1:0x40013800, UART2=0x40004400, UART3=0x40004800, UART4=0x40004C00, UART5=0x40005000, UART6=0x40005400

地址偏移: 0x24

复位值: 0x0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												DIV_Fraction[3: 0]			
												rw	rw	rw	rw

Bit	Field	Type	Reset	Description
31:4	Reserved		0	始终读为 0。
3:0	DIV_Fraction [3:0]	rw	0	UARTDIV 的小数部分 这 4 位定义了 UART 分频器除法因子 (UARTDIV) 的小数部分。

22 器件电子签名 (Device)

电子签名存放在闪存存储器模块的系统存储区域，可以通过 JTAG、SWD 或者 CPU 读取。它所包含的芯片识别信息在出厂时编写，用户固件或者外部设备可以读取电子签名，用以自动匹配不同配置的微控制器。

22.1 存储器容量

22.1.1 闪存容量寄存器

起始地址：0x1FFF F7E0

地址偏移：0x00

只读，它的内容在出厂时编写

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
F_SIZE															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
15 :0	F_SIZE	r		F_SIZE: 闪存存储器容量 以 K 字节为单位指示产品中闪存存储器容量。 例: 0x0080 = 128 K 字节

22.2 产品唯一身份标识

22.2.1 产品唯一身份标识寄存器 (96 位)

产品唯一的身份标识非常合适：

- 用来作为序列号。
- 用来作为密码，在编写闪存时，将此唯一标识与软件加解密算法结合使用，提高代码在闪存存储器的安全性。
- 用来激活带安全机制的自举过程。

96 位的产品唯一身份标识所提供的参考号码对任意一个系列微控制器，在任何情况下都是唯一的。用户在何种情况下，都不能修改这个身份标识。

这个 96 位的产品唯一身份标识，按照用户不用的用法，可以以字节 (8 位) 为单位读取，也可以以半字 (16 位) 或者全字 (32 位) 读取。

表 77. CRS 寄存器概览

Offset	Acronym	Register Name	Reset	Section
0x00	UID1	唯一标识码	0xFFFFFFFF	小节 22.2.2
0x02	UID2	唯一标识码	0xFFFFFFFF	小节 22.2.3
0x04	UID3	唯一标识码	0xFFFFFFFF	小节 22.2.4
0x08	UID4	唯一标识码	0xFFFFFFFF	小节 22.2.5

22.2.2 唯一标识码 (UID1)

起始地址: 0x1FFF F7E8

地址偏移: 0x00

只读, 其值在出厂时编写

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
U_ID[15: 0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
15 :0	U_ID[15: 0]	r		U_ID[15: 0]: 唯一身份标志 15: 0 位 (15: 0 unique ID bits) 这个域的数值也预留作为未来的其他功能。

22.2.3 唯一标识码 (UID2)

起始地址: 0x1FFF F7E8

地址偏移: 0x02

只读, 其值在出厂时编写

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
U_ID[31: 16]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
15 :0	U_ID[31: 16]	r		U_ID[31: 16]: 唯一身份标志 31: 16 位 (31: 16 unique ID bits) 这个域的数值也预留作为未来的其他功能。

22.2.4 唯一标识码 (UID3)

起始地址: 0x1FFF F7E8

地址偏移: 0x04

只读, 其值在出厂时编写

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
U_ID[63: 48]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
U_ID[47: 32]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
31 :0	U_ID[63: 32]	r		U_ID[63: 32]: 唯一身份标志 63: 32 位 (63: 32 unique ID bits) 这个域的数值也预留作为未来的其他功能。

22.2.5 唯一标识码（UID4）

起始地址：0x1FFF F7E8

地址偏移：0x08

只读，其值在出厂时编写

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
U_ID[95: 80]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
U_ID[79: 64]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Type	Reset	Description
31: 0	U_ID[95: 64]	r		U_ID[95: 64]: 唯一身份标志 95: 64 位 (95: 64 unique ID bits) 这个域的数值也预留作为未来的其他功能。

23 调试支持 (DBG)

23.1 概述

该系列内核内含硬件调试模块，支持复杂的调试操作。硬件调试模块允许内核在取指（指令断点）或访问数据（数据断点）时停止。内核停止时，内核的内部状态和系统的外部状态都是可以查询的。完成查询后，内核和外设可以被复原，程序将继续执行。

当该系列微控制器连接到调试器并开始调试时，调试器将使用内核的硬件调试模块进行调试操作。

支持两种调试接口：

- 串行接口
- JTAG 调试接口




图 167. ZLG 系列级别和 CPU 级别的调试框

CPU 内核提供集成的片上调试功能。它由以下部分组成：

- SWJ-DP：串行/JTAG 调试端
- AHP-AP：AHB 访问端
- ITM：执行跟踪单元
- FPB：闪存指令断点
- DWT：数据触发
- TPUI：跟踪单元接口

23.2 SWJ 调试端口（serial wire and JTAG）

该芯片内核集成了串行/JTAG 调试接口（SWJ-DP）。这是标准的 CoreSight 调试接口，包括 JTAG-DP 接口（5 个引脚）和 SW-DP 接口（2 个引脚）。

- JTAG 调试接口（JTAG-DP）为 AHP-AP 模块提供 5 针标准 JTAG 接口。
- 串行调试接口（SW-DP）为 AHP-AP 模块提供 2 针（时钟 + 数据）接口。

在 SWJ-DP 接口中，SW-DP 接口的 2 个引脚和 JTAG 接口的 5 个引脚中的一些是复用的。




图 168. SWJ 调试端口

上面的图显示异步跟踪输出脚（TRACESWO）和 TDO 是复用的，因此异步跟踪功能只能在 SW-DP 调试接口上实现，不能在 JTAG-DP 调试接口上实现。

23.2.1 JTAG-DP 和 SW-DP 切换的机制

该芯片支持 SW-DP 和 JTAG-DP 两种调试接口，JTAG 调试接口是默认的调试接口。

如果调试器想要切换到 SW-DP，必须在 TMS/TCK 上输出一指定的 JTAG 序列（分别映射到 SWDIO 和 SWCLK），该序列禁止 JTAG-DP，并激活 SW-DP。该方法可以只通过 SWCLK 和 SWDIO 两个引脚来激活 SW-DP 接口。

指定的序列是：

- 输出超过 50 个 TCK 周期的 TMS (SWDIO) = 1 信号
- 出 16 个 TMS (SWDIO) 信号 0111100111100111 (MSB)
- 输出超过 50 个 TCK 周期的 TMS (SWDIO) = 1 信号

23.3 引脚分布和调试端口脚

该芯片微控制器的不同封装有不同的有效引脚数。因此，某些与引脚相关的功能可能随封装而不同。

23.3.1 SWJ 调试端口脚

该芯片 5 个普通 I/O 口可用作 SWJ-DP 接口引脚。这些引脚在所有的封装里都存在。

表 78. SWJ 调试端口管脚

SWJ-DP 端口引脚名称	JTAG 调试接口		SW 调试接口		引脚分配
	类型	描述	类型	调试功能	
JTMS/SWDIO	输入	JTAG 模式选择	输入/输出	串行数据输入/输出	PA13
JTCK/SWCLK	输入	JTAG 时钟	输入	串行时钟	PA14
JTDI	输入	JTAG 数据输入	-	-	PA15
JTDO/TRACESWO	输出	JTAG 数据输出	-	跟踪时为 TRACESWO 信号	PB3
JNTRST	输入	JTAG 模块复位	-	-	PB4

23.3.2 灵活的 SWJ-DP 脚分配

复位 (SYSRESETn 或 PORESETn) 以后，属于 SWJ-DP 的所有 5 个引脚都立即被初始化为可被调试器使用的专用引脚（注意，并没有初始化跟踪输出脚，除非调试器对此脚进行定义）。

然而，该系列微控制器可以用 AFIO_MAPR 寄存器来禁止 SWJ-DP 接口的部分或所有引脚的功能，这些专用引脚将被释放以用作普通 I/O 口。此寄存器被映射到和 CPU 系统总线相连接的 APB 桥上。对此寄存器的设置将由用户代码而不是调试器完成。

3 个控制位用来配置 SWJ-DP 接口的引脚，这 3 个位在系统复位时复位。

- AFIO_MAPR（微控制器中的地址是 0x40010004）
- 读：APB，无等待状态
- 写：APB，如果 AHB-APB 桥的写缓冲器满了，则一个等待状态

位 26: 24=SWJ_CFG[2: 0] 由软件置位和复位，这 3 位用来设置分配给 SWJ 调试接口的专用引脚数目，目的是在使用不同的调试接口时能释放尽可能多的引脚用作普通 I/O 口。

复位后的初始值是 000（所有引脚都设置为 JTAG-DP 接口专用引脚），同时只能置位 3 个位中的一个（禁止同时设置一个以上的位）。

表 79. 灵活的 SWJ_DP 管脚分配

SWJ-CFG[2:0]	配置为调试专用的引脚	SWJ 接口的 I/O 口分配				
		PA13/JTMS /SWDIO	PA14/JTCK /SWCLK	PA15/JTDI	PB3/JTDO	PB4/JNTRST
000	所有的 SWJ 引脚 (JTAG-DP + SW-DP) 复位状态	专用	专用	专用	专用	专用
001	所有的 SWJ 引脚 (JTAG-DP + SW-DP) 除了 JNTRST 引脚	专用	专用	专用	专用	释放
002	JTAG-DP 接口禁止， SW-DP 接口允许	专用	专用	释放		
100	JTAG-DP 接口和 SW-DP 接口都禁止	释放				
其他	禁止					

当 APB 桥的写缓冲区满了时，在写 AFIO_MAPR 寄存器时需要多用一个 APB 周期。

这是因为 JTAGSW 脚的释放需要 2 个 APB 周期，以保证输入内核的 nTRST 和 TCK 信号的平稳。

- 周期 1：输入 1 / 0 的 JTAGSW 信号到内核（nTRST，TDI 和 TMS 为 1，TCK 为 0）。
- 周期 2：GPIO 控制器获得 SWJTAG I/O 引脚的控制信号（如对方向，上拉/下拉，施密特触发等的控制）。

23.3.3 JTAG 脚上的内部上拉和下拉

保证 JTAG 的输入引脚不是悬空的是非常必要的，因为他们直接连接到 D 触发器控制着调试模式。必须特别注意 SWCLK/TCK 引脚，因为他们直接连接到一些 D 触发器的时钟端。

为了避免任何未受控制的 I/O 电平，该芯片在 JTAG 输入脚上嵌入了内部上拉和下拉。

- JNTRST：内部上拉
- JTDI：内部上拉
- JTMS/SWDIO：内部上拉
- TCK/SWCLK：内部下拉

一旦 JTAG I/O 被用户代码释放，GPIO 控制器再次取得控制。这些 I/O 口的状态将恢复到复位时的状态。

- JNTRST：带上拉的输入
- JTDI：带上拉的输入
- JTMS/SWDIO：带上拉的输入
- TCK/SWCLK：带下拉的输入
- JTDO：浮动输入

软件可以把这些 I/O 口作为普通的 I/O 口使用。

JTAG IEEE 标准建议对 TDI，TMS 和 nTRST 上拉，而对 TCK 没有特别的建议。但在芯片中，JTCK 引脚带有下拉。内嵌的上拉和下拉使芯片不再需要外加外部电阻。

23.3.4 利用串行接口并释放不用的调试脚作为普通 I/O 口

为了利用串行调试接口来释放一些普通 I/O 口, 用户软件必须在复位后设置 SWJ_CFG=010, 从而释放 PA15, PB3 和 PB4 用做普通 I/O 口。

在调试时, 调试器进行以下操作:

- 在系统复位时, 所有 SWJ 引脚被分配为专用引脚 (JTAG-DP + SW-DP)。
- 在系统复位状态下, 调试器发送指定 JTAG 序列, 从 JTAG-DP 切换到 SW-DP。
- 仍然在系统复位状态下, 调试器在复位地址处设置断点。
- 释放复位信号, 内核停止在复位地址处。
- 从这里开始, 所有的调试通信将使用 SW-DP 接口, 其他 JTAG 引脚可以由用户代码改配为普通 I/O 口。

对于用户软件设计, 应注意:

在复位后, 这些专用引脚仍然处于带上拉的输入 (nTRST, TMS, TDI), 带下拉的输入 (TCK), 和输出 (TDO) 状态, 并持续一段时间, 直到用户代码释放这些引脚

当这些引脚被配置成专用引脚时 (JTAG 或者 SW 或者 TRACE), 修改相应的普通 I/O 口配置寄存器是无效的。

23.4 JTAG TAP 连接

微控制器内部串联了两个 JTAG TAP。边界扫描 TAP 专门用来进行测试 (IR 寄存器为 5 比特位宽) 和 TAP (IR 寄存器为 4 比特位宽)。

为了访问 TAP 对芯片进行调试, 必须:

- 首先, 必须将 BYPASS 指令移位输入 TMC TAP。
- 其次, 在移位输入 IR 时, 每个扫描链包含 9 个比特位 (=5+4), 对于不用的 TAP, 必须输入 BYPASS 指令
- 移位输入数据时, 不用的 TAP 处于 BYPASS 模式下, 因此数据扫描链需要额外添加一位比特位。

重要: 一旦使用了指定的 JTAG 序列选择了串行调试接口, TMC TAP 自动被禁止 (JTMS 被强制为高)。




图 169. JTAG TAP 连接

23.5 ID 代码和锁定机制

在芯片内部有多个 ID 编码。

23.5.1 微控制器设备 ID 编码

微控制器内含一个 **MCU ID 编码**。这个 ID 定义了 MCU 的部件号和硅片版本。它是 **DBG_MCU** 的一个组成部分，并且映射到外部 **PPB** 总线上。使用 **JTAG** 调试口（4 ~ 5 个引脚）或 **SW** 调试口（2 个引脚）或通过用户代码都可以访问此编码。

DBGMCU_IDCODE

地址: 0x40007080 只支持 32 位访问

只读 =0xXXXXXXXX，其中 X 为内容不确定的位

[illegible]

Bit	Field	Type	Reset	Description
31: 0	DEV_ID	r		设备识别编码 (Device identifier)

23.5.2 边界扫描 TAP JTAG ID 编码

芯片的边界扫描 TAP 集成了 JTAG ID 编码。

23.5.3 CPU JTAG TAP

CPU JTAG TAP 有一个 JTAG ID 编码。这个 ID 编码是 CPU 默认的，且没有被修改过，只能通过 JTAG 调试口访问。

23.5.4 Cortex JEDEC-106 ID 代码

CPU 有一个 JEDEC-106 ID 编码。它位于映射到内部 PPB 总线地址为 0xE00F F000_0xE00F FFFF 的 4KB ROM 表中。

下表是该系列的各个 ID 编码：

表 80. 芯片 ID 编码

ID 名	芯片
DEV_ID	0xCC88 XXX3
CPU TAP JTAG ID	0x4BA0 0477
CPU TAP SW ID	0x2BA0 1477

23.6 JTAG 调试端口

标准的 JTAG 状态机是通过一个 4 比特位的指令寄存器 (IR) 和 5 个数据寄存器实现的。

表 81. JTAG 调试端口数据寄存器

IR(3:0)	数据寄存器	描述
1111	BYPASS[1 比特位]	
1110	IDCODE[32 比特位]	ID 编码寄存器 0x4BA0 0477

IR(3:0)	数据寄存器	描述
1010	DPACC[35 比特位]	调试接口寄存器 初始化调试端口，并允许访问调试接口寄存器 输入数据时： Bits34: 3 = DATA[31: 0]: 对应写操作的 32 位数据位 (32-bit data to transfer for a write request) Bits2: 1 = A[3: 2]: 调试接口寄存器的 2 位地址值 (2-bit address of a debug port register) Bit0 = RnW: 读操作 (1) 或写操作 (0) 输出数据时： Bits34: 3 = DATA[31: 0]: 前一次读操作的 32 位数据结果 (32-bit data which is read following a read request) Bits2: 0 = ACK[2: 0]: 3 比特位的应答 (3-bit Acknowledge) 010 = 成功/失败 001 = 等待其他 = 未定义
1011	APACC[35 比特位]	存取接口寄存器 初始化存取接口并允许访问存取接口寄存器 输入数据时： Bits34: 3 = DATA[31: 0]: 对应写操作的 32 位数据位 (32-bit data to shift in for a write request) Bits2: 1 = A[3: 2]: 2 比特位地址 (2-bit address (sub-address AP registers) (AP 寄存器的部分地址) Bit0 = RnW: 读操作 (1) 或写操作 (0) (Read request (1) or write request (0)) 输出数据时： Bits34: 3 = DATA[31: 0]: 前一次读操作的 32 位数据结果 (32-bit data which is read following a read request) Bits2: 0 = ACK[2: 0]: 3 比特位的应答 (3-bit Acknowledge) 010 = 成功/失败 001 = 等待其他 = 未定义 关于 AP 寄存器请参考 AHB-AP 章节，这些寄存器的地址由以下部分组成：A[3: 2] 移位值 A[3: 2]。 DP SELECT 寄存器的当前值。
1000	ABORT [35 比特位]	中止寄存器 Bits 31: 1 未定义 Bit 0 = DAPABORT: 写 1 产生一个 DAP 中止 (write 1 to generate a DAP abort)

表 82. A[3: 2] 定义的 32 位调试接口寄存器地址

地址	A(3:2)	描述
0x0	00	未定义

地址	A(3:2)	描述
0x4	01	DP CTRL/STAT 寄存器 请求一个系统或调试的上电操作 配置 AP 访问的操作模式 控制比较, 校验操作 读取一些状态位 (溢出, 上电响应)
0x8	10	DP SELECT 寄存器: 用来选择当前的访问端口和有效的 4 字长寄存器窗口 Bits31: 24: APSEL 选择当前 AP (select the current AP) Bits23: 8: 未定义 Bits7: 4: APBANKSEL: 在当前 AP 上选择 4 字长寄存器窗口 (select the active 4-words register window on the current AP) Bits3: 0: 未定义
0xC	11	DP RDBUFF 寄存器: 用来使调试器获得前一次操作的最终结果 (不用再请求一个新的 JTAG-DP 操作)

23.7 SW 调试端口

23.7.1 SW 协议介绍

此同步串行协议使用 2 个引脚:

- SWCLK: 从主机到目标的时钟信号
- SWDIO: 双向数据信号

协议允许读写 2 个寄存器组 (DPACC 和 APACC 寄存器组)。

数据位按 LSB 传输。

由于 SWDIO 为双向口, 该引脚需有上拉 (建议使用 100K 电阻)。

按协议每次 SWDIO 方向改变时, 需插入一个转换时间。在该期间内主机和目标都不驱动此信号线。转换时间的默认值是 1 个比特, 但可以通过配置 SWCLK 频率来调节。

23.7.2 SW 协议序列

每个序列由 3 个阶段组成:

- 主机发送包请求 (8 位)
- 目标发送确认相应 (3 位)
- 主机或目标发送数据 (33 位)

表 83. 请求包 (8 比特位)

比特位	名称	描述
0	起始	必须为 1
1	APnDP	0: 访问 DP 1: 访问 AP
2	RnW	0: 写请求 1: 读请求
4:3	A (3: 2)	DP 或 AP 寄存器的地址

比特位	名称	描述
5	Parity	前面比特位的校验位
6	Stop	0
7	Park	不能由主机驱动，由于有上拉，目标永远读为 1

有关 DPACC 和 APACC 寄存器描述的详细资料，请参考 CPU 技术参考手册。

包请求后总是跟一个（缺省为 1 位）转换时间，此时主机和目标都不驱动线路。

表 84. 请求包（3 比特位）

比特位	名称	描述
0..2	ACK	001: 失败 010: 等待 100: 成功

当 ACK 为失败或等待，或者是一个回复读操作的 ACK，此 ACK 后有一个转换时间。

表 85. 请求包（33 比特位）

比特位	名称	描述
0..31	WDATA/RDATA	写或读的数据
32	Parity	32 位数据的奇偶校验位

读操作的数据传输操作后有一个转换时间。

23.7.3 SW-DP 状态机 (Reset, idle states, ID code)

SW-DP 状态机有一个内部 ID 编码用来识别 SW-DP，它遵守 JEP-106 标准。

在调试器读这个 ID 编码之前，SW-DP 的状态机是不工作的。

- SW-DP 状态机将处于 RESET 状态，在上电复位后，或 DP 从 JTAG 切换到 SWD 后，或有超过 50 个周期的高电平。
- 当状态机处于 RESET 状态时，如果有至少 2 个周期的低电平，状态机将切换到 IDLE 状态。
- 当状态机处于 RESET 状态后，必须首先进入 IDLE 状态，并执行一个读 DP-SW ID 寄存器的操作。否则，调试器在执行其他传输时，只能获得一个失败的 ACK 响应。

23.7.4 DP 和 AP 读/写访问

- 对 DP 的读操作没有传递性：调试器将直接获得数据（如果 ACK = 成功），或者等待（如果 ACK = 等待）。
- 对 AP 的读操作具有传递性。这意味着前一次读操作的结果只能在下一次操作时获得。如果下一次的操作不是对 AP 的访问，则必须读 DP-RDBUFF 寄存器来获得上一次读操作的结果。
- DP-CTRL/STAT 寄存器的 READOK 标志位会在每次 AP 读操作和 RDBUFF 读操作后更新，以通知调试器 AP 的读操作是否成功。
- SW-DP 具有写缓冲区（DP 和 AP 都有写缓冲），这使得其他传输在进行时，仍然可以接受写操作。如

果写缓冲区满，调试器将获得一个等待的 ACK 响应。读 IDCODE 寄存器，读 CTRL/STAT 寄存器和写 ABORT 寄存器操作在写缓冲区满时仍被接受。

- 由于 SWCLK 和 HCLK 的异步性，需要在写操作后（在奇偶校验位后）插入 2 个额外的 SWCLK 周期，以确保内部写操作正确完成。这两个额外的时钟周期需要在线路为低时插入（IDLE 状态下）。这个操作步骤在写 CTRL/STAT 寄存器以提出一个上电请求时尤其重要，否则下一个操作（在内核上电后才有效的操作）会立即执行，这将导致失败。

23.7.5 SW-DP 寄存器

当 APnDP=0 时，可以访问以下这些寄存器。

A (3: 2)	读/写	SELECT 寄存器的 CTRLSEL 位	寄存器	描述
00	读		IDCODE	固定为 0x1BA0 1477（用于识别 SW-DP）。
00	写		ABORT	
01	读/写	0	DP- CTRL/STAT	请求一个系统或调试的上电操作； 配置 AP 访问的操作模式； 控制比较，校验操作； 读取一些状态位（溢出，上电响应）。
01	读/写	1	WIRE CON- TROL	配置串行通信物理层协议（如转换时间长度等）。
10	读		READ RE- SEND	允许从一个错误的调试传输中恢复数据而不用重复最初的 AP 传输。
10	写		SELECT	选择当前的访问端口和有效的 4 字长寄存器窗口。
11	读/写		READ BUFFER	由于 AP 的访问具有传递性（当前 AP 读操作的结果会在下次 AP 传输时传出），因此这个寄存器非常必要。这个寄存器会从 AP 捕获上一次读操作的数据结果，因此可以获得数据而不必再启动一个新的 AP 传输。

23.7.6 SW-AP 寄存器

当 APnDP=1 时，可以访问以下这些寄存器。

AP 寄存器的访问地址由以下两部分组成：

- A[3: 2] 的值
- DP SELECT 寄存器的当前值

23.8 MCU 调试模块（MCUDBG）

MCU 调试模块协助调试器提供以下功能：

- 低功耗模式
- 在断点时提供定时器，窗口看门狗的时钟控制
- 对跟踪脚分配的控制

23.8.1 低功耗模式的调试支持

使用 WFI 和 WFE 可以进入低功耗模式。MCU 支持多种低功耗模式，分别可以关闭 CPU 时钟，或降低 CPU 的能耗。内核不允许在调试期间关闭 FCLK 或 HCLK。这些时钟对于调试操作是必要的，因此在调试期间，它们必须工作。MCU 使用一种特殊的方式，允许用户在低功耗模式下调试代码。

为实现这一功能，调试器必须先设置一些配置寄存器来改变低功耗模式的特性。

- 在睡眠模式下，调试器必须先置位 DBGMCU_CR 寄存器的 DBG_SLEEP 位。这将为 HCLK 提供与 FCLK（由代码配置的系统时钟）相同的时钟。
- 停机模式下，调试器必须先置位 DBG_STOP 位。这将激活内部振荡器，在停机模式下为 FCLK 和 HCLK 提供时钟。

23.8.2 支持定时器、看门狗的调试

在产生断点时，有必要根据定时器和窗口看门狗的不同用途选择计数器的工作模式：

- 在产生断点时，计数器继续计数。这在输出 PWM 控制电机时常常要用到。
- 在产生断点时，计数器停止计数。这对于窗口看门狗的计数器是必需的。

23.8.3 调试 MCU 配置寄存器

此寄存器允许在调试状态下配置 MCU。包括：

- 支持低功耗模式
- 支持定时器和窗口看门狗的计数器
- 分配跟踪引脚

DBGMCU_CR 寄存器被映射到外部 APB 总线，基地址为 0x4000 7084。寄存器由 PORESET 异步复位（不被系统复位所复位）。当内核处于复位状态下时，调试器可写该寄存器。

如果调试器不支持这些特性，用户软件仍可写这些寄存器。

23.8.4 DBG 控制寄存器 (DBG_CR)

地址：0x40007084 只支持 32 位访问

POR 复位：0x0000 0000（不被系统复位所复位）

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		DBG_TIMx_STOP				DBG_WWDG_STOP	Reserved						DBG_STANDBY	DBG_STOP	DBG_SLEEP
		W	W	W	W	W							W	W	W

Bit	Field	Type	Reset	Description
31:14	Reserved		0	始终读为 0。

Bit	Field	Type	Reset	Description
13:10	DBG_TIMx_STOP	w	0	当内核进入调试状态时计数器停止工作 x = 4..1 (TIMx counter stopped when core is halted) 0: 选中定时器的计数器仍然正常工作 1: 选中定时器的计数器停止工作
9	DBG_WWDG_STOP	w	0	当内核进入调试状态时调试窗口看门狗停止工作 (Debug window watchdog stopped when core is halted) 0: 窗口看门狗计数器仍然正常工作 1: 窗口看门狗计数器停止工作
8:3	Reserved	w	0	始终读为 0。
2	DBG_STANDBY	w	0	调试待机模式 (Debug Standby mode) 0: (FCLK 关, HCLK 关) 整个数字电路部分都断电。从软件的观点看, 退出 STANDBY 模式与复位是一样的 (除了一些状态位指示了微控制器刚从 STANDBY 状态退出) par 1: (FCLK 开, HCLK 开) 数字电路部分不下电, FCLK 和 HCLK 时钟由内部 RL 振荡器提供时钟。另外, 微控制器通过产生系统复位来退出 STANDBY 模式和复位是一样的。
1	DBG_STOP	w	0	调试停机模式 (Debug Stop mode) 0: (FCLK 关, HCLK 关) 在停机模式时, 时钟控制器禁止一切时钟 (包括 HCLK 和 FCLK)。当从 STOP 模式退出时, 时钟的配置和复位之后的配置一样 (微控制器由 8MHz 的内部振荡器 (HSI) 提供时钟)。因此, 软件必须重新配置时钟控制系统启动 PLL, 晶振等。 1: (FCLK 开, HCLK 开) 在停机模式时, FCLK 和 HCLK 时钟由内部振荡器提供。当退出停机模式时, 软件必须重新配置时钟系统启动 PLL, 晶振等 (与配置此比特位为 0 时的操作一样)。
0	DBG_SLEEP	w	0	调试睡眠模式 (Debug Sleep mode) 0: (FCLK 开, HCLK 关) 在睡眠模式时, FCLK 由原先已配置好的系统时钟提供, HCLK 则关闭。由于睡眠模式不会复位已配置好的时钟系统, 因此从睡眠模式退出时, 软件不需要重新配置时钟系统。 1: (FCLK 开, HCLK 开) 在睡眠模式时, FCLK 和 HCLK 时钟都由原先配置好的系统时钟提供。

24 型号命名

该芯片的命名规则如下图所示。




图 170. ZLG2x7 型号命名

25 表格

3	寄存器表中缩写	1
4	存储器映像	3
5	启动模式	6
6	Flash 模块结构	7
7	Flash 读保护状态	16
8	Flash 解除读保护状态	17
9	Flash 中断请求	17
10	选项字节格式	18
11	选项字节结构	18
12	选项字节说明	18
13	FLASH 寄存器概览	19
14	CRC 寄存器概览	27
15	低功耗模式一览	33
16	SLEEP NOW 模式	34
17	SLEEP ON EXIT 模式	34
18	停机模式	35
19	待机模式	36
20	电源控制寄存器概览	37
21	BKP 寄存器概览	41
22	RCC 寄存器概览	51
23	端口位配置表	72
24	输出模式位	72
25	高级定时器 TIM1	77
26	通用定时器 TIM2/3/4	77
27	UART	78
28	SPI	78
29	I ² C	78
30	ADC	78
31	其他 I/O 引脚	78
32	GPIO 寄存器概览	79
33	调试接口信号	84
34	调试端口映像	85
35	定时器 3 复用功能重映像	85
36	定时器 2 复用功能重映像	85
37	定时器 1 复用功能重映像	86
38	UART3 重映像	86
39	UART1 重映像	86
40	I ² C1 重映像	86
41	SPI1 重映像	87
42	AFIO 寄存器概览	87

43	本系列产品的向量表	93
44	EXTI 寄存器概览	99
45	可编程的数据传输宽度和大小端操作 (当 PINC = MINC = 1)	106
46	DMA 中断请求	108
47	DMA 寄存器概览	110
48	ADC 寄存器概览	122
50	DAC 管脚	131
51	外部触发	134
52	DAC 寄存器概览	139
53	计数方向与编码器信号的关系	182
54	TIM1 寄存器概览	188
55	TIMx 内部触发连接	195
56	带刹车功能的互补输出通道 OCx 和 OCxN 的控制位	209
57	计数方向与编码器信号的关系	245
58	TIMx 寄存器概览	254
59	TIMx 内部触发连接	261
60	标准 OcX 通道的输出控制位	273
61	RTC 寄存器概览	283
62	看门狗超时时间 (40KHz 的输入时钟 (LSI))	290
63	IWDG 寄存器概览	291
64	WWDG 寄存器概览	298
65	USB 寄存器概览	308
66	SPI 状态	327
67	波特率公式	328
68	SPI 寄存器概览	328
69	I ² C 首字节	342
70	中断位的置位和清除	350
71	I ² C 寄存器描述概览	351
72	IC_SLAVE_DISABLE (bit 6) 和 MASTER_MODE (bit 0) 配置	354
73	设置波特率时的误差计算	377
74	波特率公式	377
75	UART 中断请求	380
76	UART 寄存器概览	381
77	CRS 寄存器概览	389
78	SWJ 调试端口管脚	394
79	灵活的 SWJ_DP 管脚分配	395
80	芯片 ID 编码	398
81	JTAG 调试端口数据寄存器	398
82	A[3: 2] 定义的 32 位调试接口寄存器地址	399
83	请求包 (8 比特位)	400
84	请求包 (3 比特位)	401
85	请求包 (33 比特位)	401

26 图片

1	系统架构	2
2	编程流程	10
3	Flash 寄存器页擦除流程	12
4	Flash 寄存器整片擦除流程	13
5	选项字节编程流程	14
6	选项字节擦除流程	15
7	CRC 计算单元框图	26
8	电源框图	29
9	上电复位和掉电复位的波形图	31
10	PVD 的阈值	32
11	复位电路	46
12	时钟树	47
13	时钟源	48
14	HSE 参考电路	49
15	I/O 端口位的基本结构	71
16	输入浮空/上拉/下拉配置	74
17	输出配置	75
18	复用功能配置	76
19	高阻抗的模拟输入配置	77
20	外部中断/事件控制器框图	96
21	外部中断通用 I/O 映像	98
22	DMA 框图	104
23	外设 DMA 请求映射	109
24	ADC 框图	117
25	单次转换模式时序图	118
26	单周期扫描下使能通道转换时序图	119
27	连续扫描模式使能通道转换时序图	120
28	数据对齐方式	121
29	DAC 通道模块框图	131
30	单 DAC 通道模式的数据寄存器	132
31	双 DAC 通道模式的数据寄存器	133
32	TEN =0 触发关闭时转换的时间框图	133
33	DAC LFSR 寄存器算法	135
34	带 LFSR 波形生成的 DAC 转换（使能软件触发）	135
35	DAC 三角波生成	136
36	带三角生成的 DAC 转换（使能软件触发）	136
37	高级控制定时器框图	152
38	当预分频器的参数从 1 变到 2 时，计数器的时序图	153
39	当预分频器的参数从 1 变到 4 时，计数器的时序图	154
40	计数器时序图，内部时钟分频因子为 1	155

41	计数器时序图, 内部时钟分频因子为 2	155
42	计数器时序图, 内部时钟分频因子为 4	155
43	计数器时序图, 内部时钟分频因子为 N	156
44	计数器时序图, 当 ARPE = 0 时的更新事件 (TIMx_ARR 没有预装入)	156
45	计数器时序图, 当 ARPE = 1 时的更新事件 (预装入了 TIMx_ARR)	157
46	计数器时序图, 内部时钟分频因子为 1	158
47	计数器时序图, 内部时钟分频因子为 2	158
48	计数器时序图, 内部时钟分频因子为 4	158
49	计数器时序图, 内部时钟分频因子为 N	159
50	计数器时序图, 当没有使用重复计数器时的更新事件	159
51	计数器时序图, 内部时钟分频因子为 1, TIMx_ARR = 0x6	160
52	计数器时序图, 内部时钟分频因子为 2	160
53	计数器时序图, 内部时钟分频因子为 4, TIMx_ARR = 0x36	161
54	计数器时序图, 内部时钟分频因子为 N	161
55	计数器时序图, ARPE = 1 时的更新事件 (计数器下溢)	162
56	计数器时序图, ARPE = 1 时的更新事件 (计数器溢出)	162
57	不同模式下更新速率的例子, 及 TIMx_RCR 的寄存器设置	164
58	一般模式下的控制电路, 内部时钟分频因子为 1	165
59	TI2 外部时钟连接例子	165
60	外部时钟模式 1 下的控制电路	166
61	外部触发输入框图	166
62	外部时钟模式 2 下的控制电路	167
63	捕获/比较通道 (如: 通道 1 输入部分)	168
64	捕获/比较通道 1 的主电路	168
65	捕获/比较通道的输出部分 (通道 1 至 3)	169
66	捕获/比较通道的输出部分 (通道 4)	169
67	PWM 输入模式时序	171
68	输出比较模式, 翻转 OC1	172
69	边沿对齐的 PWM 波形 (ARR = 8)	173
70	中央对齐的 PWM 波形 (APR = 8)	174
71	带死区插入的互补输出	175
72	死区波形延迟大于负脉冲	175
73	死区波形延迟大于正脉冲	176
74	响应刹车的输出	178
75	清除 TIMx 的 OCxREF	179
76	产生六步 PWM, 使用 COM 的例子 (OSSR = 1)	180
77	单脉冲模式的例子	181
78	编码器模式下的计数器操作实例	183
79	IC1FP1 反相的编码器接口模式实例	183
80	霍尔传感器接口的实例	185
81	复位模式下的控制电路	186
82	门控模式下的控制电路	186
83	触发器模式下的控制电路	187

84	外部时钟模式 2 + 触发模式下的控制电路	188
85	通用定时器框图	221
86	当预分频器的参数从 1 变到 2 时, 计数器的时序图	222
87	当预分频器的参数从 1 变到 4 时, 计数器的时序图	223
88	计数器时序图, 内部时钟分频因子为 1	224
89	计数器时序图, 内部时钟分频因子为 2	224
90	计数器时序图, 内部时钟分频因子为 4	224
91	计数器时序图, 内部时钟分频因子为 N	225
92	计数器时序图, 当 ARPE = 0 时的更新事件 (TIMx_ARR 没有预装入)	225
93	计数器时序图, 当 ARPE = 1 时的更新事件 (预装入了 TIMx_ARR)	226
94	计数器时序图, 内部时钟分频因子为 1	227
95	计数器时序图, 内部时钟分频因子为 2	227
96	计数器时序图, 内部时钟分频因子为 4	227
97	计数器时序图, 内部时钟分频因子为 N	228
98	计数器时序图, 当没有使用重复计数器时的更新事件	228
99	计数器时序图, 内部时钟分频因子为 1, TIMx_ARR = 0x6	229
100	计数器时序图, 内部时钟分频因子为 2	229
101	计数器时序图, 内部时钟分频因子为 4, TIMx_ARR = 0x36	230
102	计数器时序图, 内部时钟分频因子为 N	230
103	计数器时序图, ARPE = 1 时的更新事件 (计数器下溢)	231
104	计数器时序图, ARPE = 1 时的更新事件 (计数器溢出)	231
105	一般模式下的控制电路, 内部时钟分频因子为 1	232
106	TI2 外部时钟连接例子	233
107	外部时钟模式 1 下的控制电路	234
108	外部触发输入框图	234
109	外部时钟模式 2 下的控制电路	235
110	捕获/比较通道 (如: 通道 1 输入部分)	236
111	捕获/比较通道 1 的主电路	236
112	捕获/比较通道的输出部分 (通道 1)	237
113	捕获/比较通道的输出部分 (通道 1)	238
114	输出比较模式, 翻转 OC1	240
115	边沿对齐的 PWM 波形 (ARR = 8)	241
116	中央对齐的 PWM 波形 (APR = 8)	242
117	单脉冲模式的例子	243
118	清除 TIMx 的 OCxREF	244
119	编码器模式下的计数器操作实例	246
120	IC1FP1 反相的编码器接口模式实例	246
121	复位模式下的控制电路	247
122	门控模式下的控制电路	248
123	触发器模式下的控制电路	249
124	外部时钟模式 2 + 触发模式下的控制电路	250
125	主/从定时器的例子	250
126	定时器 1 的 OC1REF 控制定时器 2	251

127	通过使能定时器 1 可以控制定时器 2	252
128	使用定时器 1 的更新触发定时器 2	253
129	利用定时器 1 的使能触发定时器 2	253
130	使用定时器 1 的 TI1 输入触发定时器 1 和定时器 2	254
131	实时时钟方框图	281
132	RTC 秒和闹钟波形图示例, PR = 0003, ALARM = 00004	282
133	RTC 溢出波形图示例, PR = 0003	283
134	独立看门狗框图	290
135	看门狗框图	295
136	窗口看门狗时序图	297
137	USB 方框图	301
138	包的基本格式	303
139	USB 事务	304
140	USB 传输	304
141	枚举过程	305
142	USB 传输流程图	307
143	SPI 框图	323
144	单主和单从应用	324
145	数据时钟时序图	325
146	起始和停止条件	341
147	7 位的地址格式	341
148	10 位的地址格式	342
149	主发送协议	343
150	主接收协议	343
151	起始字节传输	344
152	IC_DATA_CMD 寄存器	344
153	主发送 - Tx FIFO 为空	345
154	主接收 - Tx FIFO 为空	345
155	多个主机仲裁	346
156	多个主机时钟同步	346
157	I ² C 功能框图	347
158	I ² C 接口主机流程图	349
159	中断机制	351
160	UART 方框图	373
161	UART 时序	374
162	发送时状态位变化	375
163	RX 引脚采样方案	378
164	两个 UART 间的硬件流控制	379
165	RTS 流控制	379
166	CTS 流控制	380
167	ZLG 系列级别和 CPU 级别的调试框	392
168	SWJ 调试端口	393
169	JTAG TAP 连接	397

170 ZLG2x7 型号命名405

27 免责声明

应用信息

本应用信息适用于 ZLG2x7 的开发设计。客户在开发产品前，必须根据其产品特性给予修改并验证。

修改文档的权利

本着为用户提供更好服务的原则，广州致远微电子有限公司（下称“致远微电子”）在本手册中将尽可能地为 用户呈现详实、准确的产品信息。但鉴于本手册的内容具有一定的时效性，致远微电子不能完全保证该文档在任 何时段的时效性与适用性。致远微电子有权在没有通知的情况下对本手册上的内容进行更新，恕不另行通知。为 了得到最新版本的信息，请尊敬的用户定时访问官方网站或与致远微电子工作人员联系。感谢您的包容与支持！

诚信共赢，持续学习，客户为先，专业专注，只做第一

广州致远微电子有限公司

更多详情请访问
www.zlg.cn

欢迎拨打全国服务热线
400-888-4005

